第一牺牲层图案13a和第二牺牲层图案13b具有在特定方向上延伸的线形。
[0096]参考图1OA至10C，多个凹进区10可以例如通过蚀刻第一鳍Fl和第二鳍F2的上部分而形成在第一牺牲层图案13a和第二牺牲层图案13b的两侧。结果，第一有源区6a和第二有源区6b的一部分被去除。例如可以通过利用各向同性蚀刻工艺或各向异性蚀刻工艺形成多个凹进区10。在一个实施方式中，每个凹进区10可具有弯曲的凹入形状。此外，通过利用与参考图1A和2A描述的基本相同的方法可以在多个凹进区10的表面上进行表面处理，以减少在后面的外延工艺期间可形成的堆垛层错缺陷(stacking-fault defects)。例如，可以利用包含惰性气体和氢气中至少一个的等离子体气体在小于或等于大约700°C的温度下进行表面处理，以减小多个凹进区10的表面的均方根平均粗糙度(Rq)。在表面处理之后，表面的均方根平均粗糙度(Rq)可变为小于或等于大约2nm。
[0097]参考图1lA至11C，第一和第二源/漏极外延层19a和19b例如通过利用选择性外延生长(SEG)工艺或固相外延(SPE)工艺而形成在多个凹进区10中。在选择性外延生长(SEG)工艺期间，第一鳍Fl和第二鳍F2的被暴露在多个凹进区10中的表面以及第一有源区6a和第二有源区6b的表面可以是籽晶层。η型掺杂剂或ρ型掺杂剂中至少一个可在SEG工艺或SPE工艺期间被注入到第一和第二源/漏极外延层19a和19b中。例如，η型掺杂剂或P型掺杂剂可通过在SEG工艺或SPE工艺之后利用离子注入工艺被注入到第一和第二源/漏极外延层19a和19b中。因此，在某些实施方式中，第一和第二源/漏极外延层19a和19b的上表面可具有比第一和第二栅介电层Ila和Ilb的底部高(例如，比第一和第二鳍Fl和F2的顶表面高)的水平。
[0098]参考图12A至12C，层间介电层21形成在第一和第二源/漏极外延层19a和19b上以及在第一和第二盖层15a和15b上。然后，层间介电层21可利用平坦化工艺被平坦化，以暴露第一和第二盖层15a和15b的上表面。第一和第二盖层15a和15b可被去除以暴露第一和第二牺牲层13a和13b的上表面。
[0099]参考图13A至13C，第一和第二牺牲层13a和13b被去除以不仅暴露第一和第二栅介电层Ila和Ilb而且暴露器件隔离膜9的上表面。
[0100]参考图14A至14C，覆盖高压晶体管区HV并且暴露低压晶体管区LV的第二掩模图案Ml可形成在基板I上。低压晶体管区LV中的第一栅介电层Ila可通过蚀刻工艺被去除以暴露第一鳍Fl的上表面和侧壁。结果，第一鳍Fl的上表面和侧壁可通过蚀刻工艺被损坏。
[0101]参考图15A至15C，第二掩模图案Ml可被去除以暴露高压晶体管区HV。例如可以利用与参考图2A描述的相同的方法在第一鳍Fl的上表面和侧壁上进行表面处理以治愈被损坏的表面。例如，可以利用包含惰性气体和氢气中至少一个的等离子体气体在小于或等于大约700°C的温度下进行表面处理，以减小该表面的均方根平均粗糙度(Rq)。在一个实施方式中，第一鳍Fl的上表面和侧壁可具有小于第二鳍F2的上表面和侧壁的粗糙度，因为第一鳍Fl的上表面和侧壁可能已经被以上参照图8A至SC所述的在先表面处理所处理。
[0102]参考图16A至16C，高k介电层27可形成在基板I的整个表面上。高k介电层27可形成在低压晶体管区LV中的第一鳍Fl上，以及形成在高压晶体管区HV中的第二鳍F2上所形成的第二栅介电层Ilb上。高k介电层27也可形成在第一和第二间隔物17a和17b的内侧壁上。高k介电层27可包括例如铪(Hf)氧化物层，其具有比硅氧化物层高的介电常数。中间层25可形成在高k介电层27和第一鳍Fl之间。中间层25可包括例如硅氧化物层。中间层25例如可以在形成高k介电层27之前形成，在一个实施方式中，中间层25可以具有光滑的表面，该光滑的表面为形成高k介电层27提供良好的条件。栅电极层29可形成在第一和第二鳍Fl和F2上。栅电极层29可填充其中第一和第二牺牲层13a和13b被去除的凹进区。栅电极层29可包括例如钛氧化物(T12)层、钨(W)层、和/或导电层，其可控制栅电极层29的功函数。栅电极层29和高k介电层27可通过平坦化工艺被平坦化以暴露层间介电层21的上表面。因此，低压栅电极图案LG和高压栅电极图案HG形成在高k介电层27上。
[0103]再次参考图4A至4C，穿过层间介电层21并且暴露第一和第二源/漏极外延层19a和19b的上表面的多个接触孔可通过进行蚀刻工艺而形成。金属硅化物层43可通过进行金属硅化工艺而形成在第一和第二源/漏极外延层19a和19b的上表面上。多个接触插塞45可形成在多个接触孔中。因此，接触插塞45可以通过金属硅化物层43连接到第一和第二源/漏极外延层19a和19b。
[0104]图17A至17C是示出根据发明构思的另一示例实施方式的半导体器件的截面图，与图3的线A-A’、B-B’和C-C’对应。
[0105]参考图17A至17C，形成在器件隔离膜9的侧壁和底部之间的第三角度Θ 3可大于大约90°，即，器件隔离膜9的侧壁可倾斜。形成在第一鳍Fl的侧壁与第一有源区6a的侧壁之间或在第二鳍F2的侧壁与第二有源区6b的侧壁之间的第四角度Θ 4可大于180°。第一鳍Fl或第二鳍F2的邻近于器件隔离区9的上表面的中间宽度可具有与第一鳍Fl或第二鳍F2的上表面的上部宽度基本相同的宽度。第一鳍Fl或第二鳍F2的上表面的上部宽度可小于第一鳍Fl或第二鳍或F2的底部宽度。
[0106]图18A至21A是截面图，示出对应于图17A的半导体器件的制造方法。图18B至21B是截面图，示出对应于图17B的半导体器件的制造方法。图18C至21C是截面图，示出对应于图17C的半导体器件的制造方法。
[0107]参考图18A至18C，限定在低压晶体管区LV中的第一有源区6a和在高压晶体管区HV中的第二有源区6b的第一掩模图案3可形成在基板I上。基板I可以通过利用第一掩模图案3作为蚀刻掩模的蚀刻工艺被蚀刻以形成沟槽5、第一有源区6a和第二有源区6bο在这一点上，沟槽5的侧壁可倾斜，在沟槽5的底部和侧壁处的表面通过蚀刻工艺可被损坏和变粗糙。如果图19A至19C所示的器件隔离膜9形成在具有被损坏且粗糙的表面的沟槽5中，可引起半导体器件的一些故障。因此，可在沟槽5的底部和侧壁处的表面上进行表面处理以治愈被损坏且粗糙的表面。例如可以利用氦等离子体气体在大约5Torr至大约25Torr的压力、大约2kW至大约4kW的功率、和大约300°C至大约500°C的温度下进行表面处理。在进行表面处理之后，即使被损坏且粗糙的表面已经被治愈，沟槽5的侧壁也可保持倾斜。
[0108]参考图19A至19C，器件隔离膜9形成在沟槽5中。器件隔离膜9可例如通过化学气相沉积(CVD)工艺形成并且通过应用回蚀刻工艺而被凹进，以形成第一鳍Fl和第二鳍F2。可以去除第一掩模图案3。第一鳍Fl和第二鳍F2的上表面和侧壁可以通过回蚀刻工艺而被损坏和变粗糙。
[0109]参考图20A至20C，可利用与参考图1A和2A描述的基本相同的方法在第一鳍Fl和第二鳍F2的暴露表面上进行表面处理。例如，可以通过第一和第二表面处理的两个单独的工艺进行表面处理。可以进行第一表面处理以治愈损坏的表面，可以进行第二表面处理以改变第一鳍Fl和第二鳍F2的侧壁的倾斜形状。在一个实施方式中，可以利用氦等离子体气体在大约5Torr至大约25Torr的压力、大约2kW至大约4kW的功率、和大约300°C至大约500°C的温度下进行第一表面处理。可以利用氢等离子体气体在小于大约ITorr的压力、大约2kW至大约4kW的功率、和大约300°C至大约500°C的温度下进行第二表面处理。
[0110]参考图21A至21C，在第一和第二表面处理之后，第一鳍Fl和第二鳍F2的上表面与侧壁之间的角度可变为大约90°。栅极介电层、高k介电层和栅电极层可利用与以上所述基本相同的方法形成在第一鳍Fl或第二鳍F2上。
[0111]由于对具有FinFET的半导体器件进行上述的表面处理，实验上证实，与常规鳍中的表面粗糙度相比，鳍的表面粗糙度被改善大约35% (例如，在一系列实验中，表面粗糙度从具有大约3.1nm的均方根平均粗糙度改善为具有大约2nm的均方根平均粗糙度)，并且在FinFET的沟道区中的电子迀移率被提高大约13%。实验上还证实鳍的薄层电阻减少大约8%, FinFET的导通电流增大大约?%。
[0112]图22是示意框图，示出包括根据发明构思的示例实施方式的半导体器件的存储卡。
[0113]参考图22，存储卡300可包括存储器件310。存储器310可包括根据如上所述的发明构思的示例实施方式的半导体器件中的至少一个。存储器件310例如可包括非易失性存储器件(例如，磁性随机存取存储器、相变随机存取存储器等)、动态随机存取存储器(DRAM)器件、和/或静态随机存取存储器(SRAM)器件中的至少一个。存储器件可包括在半导体器件中，诸如由晶片形成的半导体芯片、或半导体封装、或层叠封装半导体器件。存储卡300可包括控制主机与存储器件310之间的数据通信的存储器控制器320。
[0114]存储器控制器320可包括控制存储卡300的整个操作的中央处理单元(CPU) 324。另外，存储器控制器320可包括SRAM器件322，用作CPU 324的操作存储器。此外，存储器控制器320可还包括主机接口单元326和存储器接口单元330。主机接口单元326可以配置为包括存储卡300与主机之间的数据通信协议。存储器接口单元330可将存储器控制器320连接到存储器件310。存储器控制器320可还包括错误校正码(ECC)区块328。ECC区块328可检查和校正从存储器件310读出的数据的错误。存储卡300例如可用作便携式数据存储卡。替代地，存储卡300例如可实现为用作计算机系统的硬盘的固态盘(SSD)。
[0115]虽然未示出，但是诸如图22所示的存储卡300的存储器件310的制造方法可包括上文结合图5A-21C描述的步骤。例如，形成诸如图22所示的存储器件310的方法可包括提供封装基板、利用图5A-21C描述的步骤中的一个或多个形成至少一个存储器芯片、在封装基板上安装该至少一个存储器芯片、和用密封剂包封封装基板和存储器芯片。也可包括其他的或不同的步骤。
[0116]图23是示意框图，示出包括根据发明构思的示例实施方式的半导体器件的信息处理系统的示例。
[0117]参考图23，包括根据发明构思的实施例的半导体器件的存储系统410可安装在信