同一类信号线。
[0034]第二，所述信号线和所述信号线连通线的连接方式可以是直接连接也可以是间接连接，具体不做限定。
[0035]其中，不对信号线连通线的形成位置进行限定，其可以形成在显示区域，也可形成在周边区域；当其形成在周边区域时，若其用于连接的信号线位于显示区域，则可将该信号线延长至周边区域，以使其能与位于周边区域的信号线连通线连接。
[0036]第三，不对断开经所述信号线连通线连接的所述信号线之间的电连接的工艺所处的时间点进行具体限定，在形成所述信号线连通线并在该信号线连通线与所述信号线已经电连接到完成所述阵列基板最后一层膜层之间的过程中，可综合考虑该断开操作的工艺以及即使断开后会引入静电但该静电也不会导致信号线之间产生静电放电等因素，来选择合适的时间点进行上述的断开操作。这里，阵列基板制成的最后一层膜层可以是形成取向层。
[0037]其中，断开所述信号线之间的电连接的操作例如可以是:在信号线连通线或信号线的预定位置，通过湿法或干法刻蚀方式，将该预定位置处的信号线连通线或信号线刻蚀掉，以使原本就不连接的信号线之间不再电连接。即:在信号线连通线或信号线的预定位置通过湿法或干法刻蚀方式刻蚀出过孔，该过孔将经信号线连通线连接在一起的信号线之间的电连接断开。
[0038]示例的，上述断开操作可以在形成所述信号线和信号线连通线且二者已经电连接的情况下，在其上方又形成了绝缘层，由于有绝缘层的存在，即使后续引入静电也由于有该绝缘层的存在，使得信号线上不会累计较大的电荷而发生静电放电，因此，可在形成上述绝缘层后进行断开操作。
[0039]其中，由于在阵列基板中包括不同类型的信号线，而每种类型的信号线都可能与其他导电体之间产生静电放电，因而，本发明实施例优选在最可能发生静电放电的不同类型的信号线都被信号线连通线导通后进行上述断开操作。
[0040]第四，在所述信号线连通线上刻蚀出过孔，可以是在信号线连通线与信号线连接的相邻连接点之间的位置处刻蚀过孔，也可以是在信号线连通线与信号线连接处刻蚀过孔。
[0041]本发明实施例提供了一种阵列基板的制备方法，只要在信号线上聚集了电荷，便可以通过所述信号线连通线把聚集的电荷分散到与之连接的所有信号线上，这样，虽然在不相连接的信号线之间会产生电势差，但是不会存在由于电荷聚集到某个信号线上而导致该信号线与不相连的其他信号线存在较大的电位差异而发生静电放电，因而本发明实施例可有效减少TFT阵列基板在制造过程中发生的静电放电，提尚广品良率。
[0042]由于在实际生产过程中，最经常发生的是在数据线和栅线之间的静电放电，因而，本发明实施例所述信号线优选为栅线和数据线这两类信号线；在此基础上，如图1-2所示，所述信号线连通线包括用于连接所有栅线10的栅线连通线11和用于连接所有数据线20的数据线连通线21。
[0043]其中，所述栅线连通线11的个数可以为至少一根，所述数据线连通线21的个数可以至少为一根。
[0044]需要说明的是，附图1-2仅为说明栅线10以及栅线连通线11的连接关系，数据线20以及数据线连通线21的连接关系，不对所述栅线10与数据线20的形成顺序进行限定，当然也不对栅线10与栅线连通线11、数据线20与数据线连通线21的连接方式进行限定。
[0045]进一步的，如图2所示，优选所述栅线连通线11为两根，分别位于显示区域01两侧的周边区域02，且均与所有所述栅线10电连接；所述数据线连通线21为两根，分别位于所述显示区域01两侧的周边区域02，且均与所有所述数据线20电连接。
[0046]这里，要实现所述栅线连通线11电连接所述栅线10，则需使栅线10能延伸到的周边区域02 ;同理要实现所述数据线连通线21电连接所述数据线20，则需使数据线20能延伸到的周边区域。
[0047]相比所述栅线连通线11和所述数据线连通线21均为一根，由于在阵列基板的制备过程中，所述栅线10和所述栅线连通线11或所述数据线20和所述数据线连通线21需要通过过孔电连接，在此过程中，可能会由于电连接不良导致某些栅线10和栅线连通线11或某些数据线20和数据线连通线21不能电连接，因此，通过设置两根栅线连通线11并使其均与栅线10电连接，设置两根数据线连通线21并使其均与数据线20电连接，可以减少发生电连接不良的概率。此外，若将所述栅线连通线11和所述数据线连通线21做的太多则会占用周边区域太多空间，导致周边区域其他布线受到限制而增加工艺难度。
[0048]需要说明的是，图2中虚直线的栅线10表示其与数据线20不在同一层。
[0049]优选的，在形成所述栅线连通线11和数据线连通线21时，为了避免构图工艺次数的增加，所述栅线连通线11和所述数据线连通线21可以通过如下方法制备形成:
[0050]第一种方法:所述栅线连通线11和所述数据线连通线21与所述栅线10通过同一次构图工艺形成。
[0051]此时，所述栅线10与所述栅线连通线11直接电连接，由于所述数据线20与所述栅线10之间绝缘，因而所述数据线20与所述数据线连通线21通过绝缘层上的过孔相连接。
[0052]第二种方法，所述栅线连通线11和所述数据线连通线21与所述数据线20通过同一次构图工艺形成。
[0053]此时，所述数据线20与所述数据线连通线21直接电连接，由于所述数据线20与所述栅线10之间绝缘，因而所述栅线10与所述栅线连通线11通过绝缘层上的过孔相连接。
[0054]第三种方法，所述栅线连通线11与所述栅线10通过同一次构图工艺形成，所述数据线连通线21与所述数据线20通过同一次构图工艺形成。
[0055]此时，所述栅线10与所述栅线连通线11直接电连接，所述数据线20与所述数据线连通线21直接电连接。
[0056]基于上述，如图3所示，所述方法还包括:将所述栅线连通线11和所述数据线连通线21电连接。
[0057]这样，通过上述的电连接关系便可以将聚集的电荷分布在所有栅线10和所有数据线20上，形成静电平衡而没有电势差，因而可进一步减少TFT阵列基板在制造过程中发生的静电放电的几率。
[0058]其中，所述栅线连通线11和所述数据线连通线21电连接的方式可以是直接电连接，也可以是间接电连接方式。
[0059]基于此，若所述栅线连通线11为两根，所述数据线连通线21为一根，则可使所有栅线连通线11均与所述数据线连通线21电连接，也可以使其中一根所述栅线连通线11与所述数据线连通线21电连接。
[0060]若所述栅线连通线11为一根，所述数据线连通线21为两根，则可使所有数据线连通线21均与所述栅线连通线11电连接，也可以使其中一根所述数据线连通线21与所述栅线连通线11电连接。
[0061]若所述栅线连通线11为两根，所述数据线连通线21也为两根，则可仅使一根所述栅线连通线11与一根所述数据线连通线21电连接，或者使两根所述栅线连通线11中的任一根与两根所述数据线连通线21中的任一根电连接。
[0062]此外，对于上述第一种和第二种方法，在形成所述栅线连通线11和所述数据线连通线21时，其直接电连接；对于上述第三种方法，所述栅线连通线11和所述数据线连通线21通过绝缘层上的过孔电连接。
[0063]基于上述，不管是在形成用于使所述栅线10和所述栅线连通线11、所述数据线20和所述数据线连通线21电连接的过孔、以及栅线连通线11和所述数据线连通线21电连接的过孔，还是在栅线连通线11上或栅线10靠近所述