栅线连通线11的位置处刻蚀出过孔、在数据线连通线21上或数据线20靠近数据线连通线21的位置处刻蚀出过孔，只要在刻蚀的过程中对绝缘材料进行刻蚀，则采用干法刻蚀，对金属材料进行刻蚀，则采用湿法刻蚀。
[0064]下面提供一具体的实施例以详细描述本发明实施例提供的一种阵列基板的制备方法，如图4所示，该方法包括如下步骤:
[0065]S101、参考图5所示，在衬底基板上通过一次构图工艺在显示区域形成栅极(图5中未标识出)、与所述栅极连接的栅线10，在所述显示区域两侧的周边区域分别形成一根栅线连通线11;其中，每根所述栅线连通线11均与所述栅线10连接。
[0066]S102、参考图5所示，在完成SlOl的基础上，通过一次构图工艺形成栅绝缘层30，在周边区域所述栅绝缘层30包括露出每根栅线连通线11的第三过孔31。
[0067]其中，所述第三过孔31位于每根所述栅线连通线11的两侧边缘。
[0068]所述第三过孔31通过干法刻蚀形成。
[0069]这里，所述栅绝缘层30可以为一层结构，也可以为至少两层结构，具体不做限定。
[0070]S103、在完成S102的基础上，通过一次构图工艺在显示区域形成半导体有源层(图5中未标识出)。
[0071]S104、参考图5所示，在完成S103的基础上，通过一次构图工艺在显示区域形成源极和漏极(图5中未标识出)、与所述源极或漏极连接的数据线20，在所述显示区域两侧的周边区域分别形成一根数据线连通线21 ;其中，每根所述数据线连通线21均与所述数据线10连接，且每根所述数据线连通线21通过所述栅绝缘层30上的第三过孔31与所述栅线连通线11电连接。
[0072]S105、参考图6a、6b所示，在完成S104的基础上，通过一次构图工艺形成第一保护层40，所述第一保护层40包括第四过孔41，所述第四过孔41与待形成的用于断开栅线10之间的电连接的第一过孔和用于断开数据线20之间的电连接的第二过孔对应。
[0073]其中，所述第四过孔41通过干法刻蚀形成
[0074]所述第一保护层40可以为一层结构，也可以为至少两层结构，具体不做限定。
[0075]S106、参考图7所示，在完成S105的基础上，在与所述第四过孔41对应的位置处对栅线连通线11和数据线连通线21进行刻蚀，分别刻蚀出第一过孔50和第二过孔60 ;所述第一过孔50将栅线10之间的电连接断开、所述第二过孔60将数据线20之间的电连接断开。
[0076]其中，采用湿法刻蚀方法对栅线连通线11和数据线连通线21进行刻蚀，分别刻蚀出第一过孔50和第二过孔60。
[0077]参考图6b所示，在刻蚀形成所述第一过孔50时，需先将栅绝缘层30与所述第一过孔50对应的部分刻蚀出过孔，才能对所述栅线连通线11进行刻蚀以形成所述第一过孔50。这里，对所述栅绝缘层30的刻蚀采用干法刻蚀。
[0078]S107、在完成S106的基础上，形成第二保护层，通过一次构图工艺对所述第二保护层和所述第一保护层40与所述漏极对应的部分进行刻蚀，形成第五过孔，第五过孔漏出所述漏极。
[0079]其中，所述第二保护层覆盖所述第一保护层40的第四过孔41。
[0080]采用干法刻蚀对所述第二保护层和所述第一保护层40与所述漏极对应的部分进行刻蚀，形成第五过孔
[0081]S108、在完成S107的基础上，通过一次构图工艺形成像素电极，所述像素电极通过位于第一保护层40和第二保护层上的第五过孔与所述漏极电连接。
[0082]本发明实施例中，由于在形成所述第一保护层后才将栅线连通线11与栅线10、数据线连通线21与数据线20的电连接断开，因此，即使在形成像素电极的过程中引入静电，也由于有位于数据线20上方的保护层的存在，使得栅线10和数据线20上不会累计较大的电荷而发生静电放电。
[0083]需要说明的是，上述实施例仅以在形成第一保护层40后将栅线连通线11与栅线10、数据线连通线21与数据线20的电连接断开为例进行说明，但本发明实施例并不限于此。例如，如图8所示，可以在所述数据线连通线21与数据线20上方形成多层结构的绝缘层后才将数据线连通线21与数据线20的电连接断开，即，先在数据线连通线21上的多层结构的绝缘层上刻蚀出过孔，然后对该过孔露出的数据线连通线21进行刻蚀。当然，在栅线连通线11与栅线10的断开也是如此，具体不再赘述。
[0084]其中，当堆叠的多层结构的绝缘层存在不同材质例如氮化硅和氧化硅时，需更换刻蚀气体对相应材料的绝缘层进行刻蚀，具体需根据实际情况设定，在此不做限定。
[0085]本发明实施例还提供了一种阵列基板，包括薄膜晶体管以及信号线，还包括信号线连通线；其中，在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处设置多个过孔，所述过孔用于断开所述信号线之间的电连接。
[0086]所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极。
[0087]需要说明的是，本发明实施例中由于位于所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处的过孔是用于断开所述信号线之间的电连接，因而势必在形成上述阵列基板的过程中，存在信号线与所述信号线连通线电连接的中间过程，因而也就能解决静电放电的问题。其中，对于断开所述信号线之间的电连接的工艺所处的时间点，可在形成所述信号线连通线并在该信号线连通线与所述信号线已经电连接到完成所述阵列基板最后一层膜层之间的过程中，综合考虑该断开操作的工艺以及即使断开后会引入静电但该静电也不会导致信号线之间产生静电放电等因素，来选择合适的时间点进行上述的断开操作。
[0088]本发明实施例提供了一种阵列基板，在断开所述信号线与所述信号线连通线的电连接之前，只要在信号线上聚集了电荷，便可以通过所述信号线连通线把聚集的电荷分散到与之连接的所有信号线上，这样，虽然在不相连接的信号线之间会产生电势差，但是不会存在由于电荷聚集到某个信号线上而导致该信号线与不相连的其他信号线存在较大的电位差异而发生静电放电，因而本发明实施例可有效减少TFT阵列基板在制造过程中发生的静电放电，提高产品良率。
[0089]由于在实际生产过程中，最经常发生的是在栅线10和数据线20之间发生静电放电，因而，本发明实施例所述信号线优选为栅线10和数据线20这两类信号线，在此基础上，所述信号线连通线包括栅线连通线11和数据线连通线21。
[0090]基于此，参考图7所示，在所述栅线连通线11上设置多个第一过孔50，所述第一过孔50用于断开所述栅线10之间的电连接；在所述数据线连通线21上设置多个第二过孔60，所述第二过孔60用于断开所述数据线20之间的电连接。
[0091]当然，也可在所述栅线10靠近所述栅线连通线11的位置处设置多个第一过孔50，用于断开所述栅线10之间的电连接；也可在所述数据线20靠近所述数据线连通线21的位置处设置多个第二过孔60，用于断开所述数据线20之间的电连接。
[0092]其中，所述栅线连通线11的个数可以为至少一根，所述数据线连通线21的个数可以至少为一根。
[0093]进一步的，如图7所示，优选所述栅线连通线11为两根，分别位于所述显示区域01两侧的周边区域02 ;其中，所述第一过孔50用于断开经每根栅线连通线11连接的所述栅线10之间的电连接。
[0094]所述数据线连通线21为两根，分别位于所述显示区域01两侧的周边区域02 ;其中，所述第二过孔60用于断开经每根数据线21连接的所述