半导体装置制造方法以及半导体装置的制造方法
【技术领域】
[0001 ] 本发明涉及半导体装置制造方法以及半导体装置。
【背景技术】
[0002]在二维排列光电转换元件的固体摄像元件，例如CMOS传感器以及CCD传感器等光电器件中，尤其是COMS传感器，利用光电二极管作为光电转换元件，设于每个像素中的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)能够选择性地输出信号，因而，通常按照普通的CMOS半导体制造工艺，在同一块电路板上制作所有组成元件，如光电转换元件、各个像素的输出选择开关、周围电路之类。而且近年来，随着工艺规则的微细化，单个像素大小缩小进一步提高了分辨率。
[0003]光电二极管作为光电转换元件，以PN结构成，被施加逆电压后，耗尽区扩大，该耗尽区宽度决定能够转换为电荷的光的波长。PN结相对于Si电路板沿纵向形成，耗尽区向电路板深度方向扩大，为此，入射光在Si电路板深处进行光电转换。光入射像素时，不仅有垂直入射，还有倾斜入射，为此，随着光转换发生部位的不同，有些光电荷有可能输出到与入射像素邻接的像素上。在这种情况下，像素微细化程度的不断提高促使上述的像素输出混乱更加容易发生。
[0004]为了防止光电荷混乱，可如图5所示，用深沟道来分离单个像素，防止相邻像素之间的光电荷发生混乱。
[0005]图5是一具有普通的浅沟道门极的半导体装置上表面的示意图，下述图1至图4是图5所示半导体装置的A-A’截面图。
[0006]如图5所示，像素阵列区域以及浅沟道门极取出部中，在与该图垂直方向上深入形成的沟道(浅沟道)中形成深沟道埋入多晶硅9，该深沟道埋入多晶硅9不仅被用来分离一个像素，而且还与N型门极3 —起起到门极作用。
[0007]如图所示，与用氧化膜和PN结来分离的普通的CMOS半导体制造工艺方式相比，深沟道使得像素之间完全绝缘隔离，具有便于减小相邻像素间距、有利于微细化的优点。
[0008]在将N型和P型交换的情况下，上述结论同样适用。
[0009]本发明的发明人还在专利文献I (特开2013-187527号公报)中公开了使用Si电路板的半导体装置，该半导体装置具备二维排列光电转换元件构成的图像传感器，各像素之间均以深沟道隔离，该深沟道中埋入门极。
[0010]但是，在拉出埋入深沟道中的门极时，目前采用如图4所示的方法，即在蚀刻时，保留在制作深沟道埋入多晶硅9膜时的多晶硅，用以作为N型门极3，该方法的目的在于避免受到光照射时发生光电流。为此，N型门极3造成的高低不平(高低差异)一直留到制造的最后一道工序，埋入多晶硅造成的高低不平(图4中N型门极的厚度约为0.6μπι)变大，因而存在难以实现平坦化、且无法在微细化工艺中形成良好的照相制版或蚀刻工序的图形的问题。
[0011]另外，还存在以下将要详述的问题，即如果采用单单解决平坦化问题的方法，将引起光照射时门极的拉出部分发生因寄生光敏晶体管而产生光电流。
[0012]专利文献2 (JP特开2002-176179号公报)公开了关于形成可供多个阶层不同的导线结构共享接触孔的方法，其目的在于减小接触孔区域面积。该方法中有关埋入导线材料方面虽然有相似之处，但是难以解决平坦化问题。
【发明内容】
[0013]鉴于上述现有技术中存在的问题，本发明提出一种半导体装置制造方法，其目的在于减小从分离像素的深沟道中拉出形成的门极所造成的高低不平。
[0014]为了达到上述目的，本发明提供一种半导体装置制造方法，其特征在于包含以下各项工序:沟道形成工序，在排列多个光电转换元件的半导体电路板上位于相邻光电转换元件之间的位置上，沿着与该半导体电路板垂直的方向，形成沟道；第一导电体材料层形成工序，在所述沟道内壁上形成氧化膜之后，将第一导电体材料填入该沟道，形成贯穿该沟道和该沟道上部的第一导电体材料层；第一导电体形成工序，去除所述第一导电体材料层中除被填入所述沟道的第一导电体部分以外的第一导电体材料层部分，形成第一导电体；以及，上部门极形成工序，在所述第一导电体上部，通过与该第一导电体导通，形成上部门极。
[0015]本发明的效果在于，提供一种能够减小从分离像素的深沟道中拉出而形成的门极所造成的高低不平的半导体装置制造方法。
【附图说明】
[0016]图1是本发明涉及的半导体装置的实施方式中门极拉出部分结构的截面图。
[0017]图2A至图2J是本发明涉及的半导体装置制造方法的流程图。
[0018]图3是用来说明本发明涉及的半导体装置中寄生双极晶体管的截面图。
[0019]图4是具有现有的浅沟道门极的半导体装置中的门极拉出部分结构的截面图。
[0020]图5是具有前沟道门极半导体装置的俯视图。
【具体实施方式】
[0021]本发明涉及的半导体装置的特征在于具备以下部件:半导体电路板；图像传感器，其中具有排列在所述半导体电路板上的多个光电转换元件；沟道，形成在所述半导体电路板上相邻的所述光电转换元件之间的位置；第一导电体，被埋在所述沟道之中；以及，上部门极，在所述第一导电体的上部，经过与该第一导电体导通后形成，所述第一导电体与所述上部门极之间连接面中的结晶晶粒界面为不连续晶粒界面。
[0022]本发明涉及的半导体装置制造方法的特征在于包含以下各项工序:沟道形成工序，在排列多个光电转换元件的半导体电路板上位于相邻光电转换元件之间的位置上，沿着与该半导体电路板垂直的方向，形成沟道；第一导电体材料层形成工序，在所述沟道内壁上形成氧化膜之后，将第一导电体材料填入该沟道，形成贯穿该沟道和该沟道上部的第一导电体材料层；第一导电体形成工序，去除所述第一导电体材料层中除被填入所述沟道的第一导电体部分以外的第一导电体材料层部分，形成第一导电体；以及，上部门极形成工序，在所述第一导电体上部，通过与该第一导电体导通，形成上部门极。
[0023]首先简单描述本发明的特征。
[0024]本发明在二维图像传感器的像素分离方法中未使用PN结，而是形成深沟道，将该深沟道表面氧化后填入多晶硅，在将该多晶硅作为电极取出时，导通被埋入深沟道中的多晶硅(深沟道埋入多晶硅9)和以后形成的门多晶硅(N型门极3)，从而实现平坦化。
[0025]这与一边使得埋入多晶硅变得平坦一边将埋入多晶硅作为电极取出一样，用蚀刻来取出埋入多晶硅使其变得平坦，而后通过普通的CMOS半导体制造工艺中的多晶硅门极的形成工序来实现。
[0026]以下进一步详述本发明涉及的半导体装置以及半导体装置制造方法。
[0027]下述实施方式为本发明的最佳实施方式，因而从技术角度出发设有各种限制，但是，如果没有特别说明，本发明不受这些实施方式的限制。
[0028]<半导体装置>
[0029]图1是本发明涉及的一半导体装置的实施方式中门极拉出部分结构的截面图，即图5所示的A-A'截面图。
[0030]本实施方式的半导体装置具备未图示图像传感器，该图像传感器具有排列在半导体电路板上的多个光电转换元件。优选光电转换元件以二维方式排列，并优选为光敏晶体管。
[0031]在此，半导体基板具有以N+Si半导体电路板1、N型Si层2、N型门极3的顺序依次层叠的结构。
[0032]在上述半导体电路板上多个光电转换元件的相邻位置之间，形成与电路板垂直的沟道。
[0033]该沟道的深度为从N型门极3到N型Si层2的内部，沟槽表面形成深沟道内壁氧化膜8，内部填充深沟道埋入多晶硅9。
[0034]深沟道埋入多晶硅9是本发明涉及的填入沟道的第一导电体，其上部形成N型门极3，用来作为上部门极。
[0035]本发明中，深沟道埋入多晶硅9的上表面平坦，形成在该深沟道埋入多晶硅9的上表面上的N型门极3亦为平坦构成，将深沟道埋入多晶硅9和N型门极3导通后N型门极3便起到门极作用。
[0036]本发明涉及的半导体装置中N型门极3的膜厚度约为0.2 μπι，N型门极3与其下层之间的高低差异比以往有所减小。图4所示的现有半导体中N型门极3的膜厚(即高低差异)约为0.6 μ m。
[0037]深沟道埋入多晶硅9与N型门极3之间的结合面的结晶晶粒界面为不连续晶粒界面。
[0038]与N型门极3连接的N型杂质扩散层4为杂质扩散层，具有与N型门极3相同的导电性。如图1所示，N型门极3与N型杂质扩散层4之间的位置关系为前者层叠在后者的上部，而N型杂质扩散层4的水平方向一端则连接深沟道内壁氧化膜8。
[0039]进而，与N型杂质扩散层4连接的(在水平方向上位于深沟道内壁氧化膜8相反一侧的端部)P+杂质扩散层5为第二导电体机。如图1所示，N型杂质扩散层4和P+杂质扩散层5之间的位置关系为，处于同一平面上，并且在深沟道之间的区域中，P+杂质扩散层5的左右两端分别设有N型杂质扩散层4。
[0040]在此，优选N型杂质扩散层4和P+杂质扩散层5电位相同。
[0041]本发明优选将用来遮挡第二导电体的P+杂质扩散层5受到光照射的遮光部件设于光入射一侧，作为遮光部件，优选选用金属导线6。采用这样的结构能够防止不需要的光电流增幅。
[0042]金属导线6被设为用来导通N型门极3和P+杂质扩散层5。采用这样的结构能够防止光电流的发生。
[0043]在金属导线6和N+Si半导体电路板I等之间形成层间绝缘膜10。
[0044]此外，上述构成本发明涉及的半导体装置的各部件也均可以使用众所周知的材料形成。
[0045]<半导体装置制造方法)
[0046]以下描述本发明涉及的半导体装置的制造方法。
[0047]图2A至F2J是本发明涉及的半导体装置制造方法的流程图。
[0048]以下参考图2A至F2J渐次详述在半导体装置制作过程中关于在隔离像素用的深沟道中制作电极的工艺流程。
[0049]首先，如图2A所示，在Si半导体电路