A材料时，可以处理层315的表面，以使其对聚合物A和聚合物 B的吸引/排斥相等。如图3B和4B所示，DSA材料350填充引导开口 315并且被引导开口 边缘306包含。DSA材料350通常包括至少第一和第二聚合物（即，聚合物A和聚合物B)。 在例如通过旋涂而被涂覆在衬底之上时，聚合物A和B处于混和状态。除了聚合物A和B 的基础化学性质之外，根据引导操作315的几何形状和CD以及晶体管沟道区的期望的CD， 聚合物A和B均可以被选择为具有期望的分子量分布并且DSA材料350可以被选择为具有 期望的聚合物A与聚合物B的比值（A :B)。尽管可以利用本领域中公知的任何DSA材料， 但在示例性实施例中，聚合物A和聚合物B的其中之一存在于用作掩模340的光致抗蚀剂 中。例如，在掩模340包括聚苯乙烯的情况下，聚合物A或聚合物B也是聚苯乙烯。在一个 这种实施例中，聚合物中的另一个是PMM(聚（甲基丙烯酸甲酯））。
[0028] 方法201 (图2)继续进行操作215,其中将DSA材料分离成内部和外部聚合物区。 当在高温下、在足以允许聚合物的充分迀移的持续时间内对DSA材料350进行退火时，根据 引导开口 315的尺寸和聚合物的分子量等将聚合物A从聚合物B中分离。在引导开口 315 包封DSA材料350的情况下，可以对离析进行工程设计以使聚合物的其中之一（例如，聚合 物A)从引导边缘306迀移走，而聚合物中的另一种（例如，聚合物B)朝向引导边缘306迀 移。然后主要包括第一聚合物的内部聚合物区350A被主要包括第二聚合物的外部聚合物 区350B完全包围。在图3C和4C所示的示例性实施例中，内部聚合物区350A与引导开口边 缘间隔开，以具有从CDl减小的直径CD2。对于适当选择的DSA成分、下层和引导开口边缘 表面性质，内部聚合物区350A形成嵌入在外部聚合物区350B内的整数个大体上相同的圆 柱或球体。尽管在图3A-3E所示的示例性单沟道实施例中形成了单个内部聚合物区350A， 但可以形成多个这种区域，其中在至少一个维度上将引导开口的尺寸调整得足够大。在分 离机制是DSA材料的共聚物性质的良好控制的功能的情况下，（多个）内部聚合物区彼此 以及与引导开口边缘保持一致的距离。像这样，内部聚合物区350A与引导开口边缘306有 效地自对准。
[0029] 在操作215处执行的热处理和/或固化之后，方法201继续进行操作220,其中通 过相对于彼此有选择地去除内部和外部聚合物区的其中之一来将晶体管的半导体沟道区 限定在引导开口内部。在图3D和4D所示的示例性实施例中，相对于内部聚合物区350A有 选择地去除（例如，分解）外部聚合物区350B。进一步如图所示，还相对于掩模340有选择 地去除外部聚合物区350B，从而在操作220处限定两个边缘：内部聚合物区350A的边缘和 引导开口边缘306,并且内部聚合物区350A的边缘与引导开口边缘306自对准。
[0030] 然后环形沟槽375被蚀刻穿过沟道半导体层315和所去除的内部聚合物区350A 以及掩模340。可以利用本领域中已知的针对给定半导体材料（Si、SiGe等）的任何蚀刻 工艺来使沟道半导体层325的暴露的部分凹陷，以形成与晶体管Lg相关联的沟道区315A 的侧壁，其与内部聚合物区350A的边缘对准。如本文中使用的，"对准"允许承受一些很小 的蚀刻偏置（正或负），这可能改变沟道区315A的⑶而使其与⑶2不同，但是沟道区315A 的尺寸仍然基于内部聚合物区350A的尺寸并且因此而明显小于引导开口的尺寸（CDl)。例 如，可以利用穿过沟道区315A的各向异性蚀刻以及随后的使沟道区315A的侧壁相对于内 部聚合物区350A的CD凹陷的各向同性蚀刻来使沟道区315A的侧壁与内部聚合物区350A 对准。在引导开口⑶1小于20nm的一个实施例中，沟道区315A具有小于15nm的⑶2。例 如，基于成分蚀刻选择性或基于定时蚀刻，沟槽375可以停止在下层半导体材料310 (例如， 单晶Si、SiGe、Ge等）上。根据实施例，下层半导体材料310已经被重掺杂为特定导电类型 (可以在其被暴露时被掺杂），或者被部分去除并且重新生长为掺杂材料。在图3D和4D所 示的实施例中，半导体材料310被重掺杂以用作源极/漏极区（例如，图1中的源极/漏极 区IllA和/或非本征源极/漏极区111B)。
[0031] 利用在操作220处限定的半导体沟道区，在操作225处，方法201继续将栅极材 料沉积在半导体沟道区的侧壁之上。通常，可以执行本领域中已知的任何栅极电介质沉积 工艺，包括牺牲栅极电介质的沉积，牺牲栅极电介质随后在制造过程中后将被替换（例如， 如在常规的"后栅极"型工艺流程中）。然而，在示例性实施例中，在操作225处，非牺牲高 k(例如，>9)栅极电介质380沉积在沟槽375的底部处和沟槽侧壁380A和380B上所暴露 的半导体表面上。作为一个示例，在操作225处，通过原子层沉积来将例如但不限于!1?) 2或 ZrO2的金属氧化物沉积为栅极电介质380。
[0032] 然后方法201以操作230完成，其中半导体沟道区315A被栅极电极材料包围。在 示例性实施例中，操作230包括利用栅极电极材料390填充圆柱形沟槽375。栅极电极材 料390可以包括任何常规栅极电极材料，例如但不限于多晶硅、功函数金属和/或填充金 属。可以利用例如但不限于沉积和抛光的本领域中已知的技术来使栅极电极材料390与沟 道区315A或上覆硬掩模层成一平面。如图3E和4E所示，栅极电介质380将栅极电极材料 390与沟道区315A以及下层源极/漏极区310和外围半导体材料315B电隔离。注意，栅极 电极材料390的尺寸因此完全自对准到引导开口边缘306以及自对准到沟道区315A，并且 仅栅极电极材料390的z高度厚度根据期望的晶体管沟道长度而变化。然后可以利用常规 技术（例如，半导体沟道区315A的暴露的表面上的源极/漏极半导体IllD的沉积或外延 生长、接触金属化部的沉积等）完成垂直晶体管。
[0033] 图5A-5F示出了根据替代的实施例的在执行方法201中的操作时形成的单沟道 结构的平面图。图6A-6F示出了根据实施例的图5A-5F中所示的结构的截面图。通常，在 图5A-5F中所示的实施例中，操作205-215如在图3A-3D的上下文中所述的那样，只是掩模 340沉积在设置于半导体层310之上的电介质层415(例如，3丨 !^、3丨0队3丨02等）上。在将 共聚物分离成内部聚合物区350A和外部聚合物区350B之后，在操作220处相对于外部聚 合物区350B来有选择地去除内部聚合物区350A，如图和6D中所示。在该示例性实施 例中，还去除掩模340,留下由外部聚合物区350B组成的环形掩模。然后蚀刻电介质层415 以暴露半导体材料310的下层晶体表面。如图6E所示，操作220还包括去除外部聚合物区 350B并且从暴露的晶体半导体表面外延生长（例如，利用MOCVD等）半导体沟道区315A， 其中电介质层415用作生长停止硬掩模。给定半导体沟道区315A的尺寸（例如，<15nm)， 生长的半导体材料层由于高宽比捕获的原因而可能有利地具有良好的结晶度。在形成半导 体沟道区315A之后，使电介质层415的第二部分凹陷以形成暴露半导体沟道区的侧壁的圆 柱形沟槽。在所示示例性实施例中，完全去除了电介质层415,暴露了半导体层310的表面。 对于一个这种实施例，适当掺杂半导体层310以将其用作纳米线晶体管的源极/漏极半导 体区，然后直接在源极/漏极半导体区的表面上外延生长沟道区315A。
[0034] 如图5F和6F所示，方法201然后继续进行操作225以在侧壁380A上、半导体材 料层310之上和侧壁380B上形成栅极电介质，大体上如本文中其它位置参考图3E和4E所 描述的那样。然后在操作230处沉积栅极电极材料390,以再次包围沟道区315A。
[0035] 尽管图3A-3E和4A-4E以及图5A-5F和6A-6F示出了方法201的单沟道实施例， 图7A-7C示出了根据实施例的在执行方法201中的操作时形成的双沟道结构的平面图。图 8A-8C还示出了图7A-7C中所示的结构的截面图。通常，大体上如本文中其它位置针对单 沟道实施例所描述的那样实践方法201，并且DSA材料限定两个（或更多）内部聚合物区， 其中的每一个都成为限定垂直纳米线晶体管的半导体沟道区的基础。对于这种多沟道实施 例，利用DSA材料来将沟道区自对准到周围的栅极，并且还相对于印刷引导开口所采用的 间距来减小相邻沟道区之间的间距。在示例性实施例中，两个相邻沟道区的间距低于印刷 引导开口所采用的扫描仪的分辨极限。
[0036] 图7A和8A示出了最初被图案化（例如，印刷或蚀刻）成掩模340 (例如，在操作 205处）的引导开口 315在第一维度（例如，轴BI)上比在第二维度（例如，轴Al)上大。通 常，较长的长度BI超过DSA材料的阈值特性（例如，40nm)，而较短的长度Al则不超过（例 如，对于单沟道实施例，Al可以大致是引导开口的直径（例如，小于20nm))。在实施例中， 较长的长度Bl至少是较短的长度Al的两倍。对于特定表面条件，这种细长的引导开口 315 在填充有具有适当共聚物性质的