具有超结构造的纵型mosfet的半导体装置及其制造方法
【专利说明】具有超结构造的纵型MOSFET的半导体装置及其制造方法
[0001]本申请基于2012年12月7日提出的日本申请号2012-268412号、2012年12月7日提出的日本申请号2012-268413号、以及2013年10月25日提出的日本申请号2013-222256号，将这些申请的记载内容援用于本申请。
技术领域
[0002]本发明涉及具备超结(以下称作SJ)构造的纵型MOSFET的半导体装置及其制造方法，该SJ构造为，在形成于第一半导体层的沟槽内使第二半导体层外延生长而形成SJ构造。
【背景技术】
[0003]一直以来，已知一种具有η型柱与P型柱交替地反复形成的SJ构造的半导体装置(例如，参照专利文献I)。在制造SJ构造的半导体装置时，例如图9(a)所示，使用在η+型硅基板Jl的表面上外延生长了 η_型层J2的半导体基板J3来进行。如图9(b)所示，在η_型层J2形成了沟槽J4之后，如图9(c)所示，在该沟槽J4内使P -型层J5外延生长。然后，如图10(a)所示，通过表面的平坦化研磨来除去形成于沟槽J4之外的P—型层J5而使Ρ_型层J5仅残留在沟槽J4内。由此，形成具有由η _型层J2构成的η型柱与由ρ -型层J5构成的P型柱交替地反复的PN柱的SJ构造。
[0004]之后，如图10(b)所示，在形成SJ构造之后，使ρ_型层J6外延生长，之后进行其以后的器件形成工序。例如，如图10(c)所示，通过与以往相同的方法，进行η+型源极区域J7、沟槽栅极构造J8、表面电极J9以及背面电极JlO的形成工序等。通过这种方法来制造SJ构造的纵型MOS晶体管。
[0005]但是，在使ρ_型层J5以埋入沟槽J4内的方式外延生长之后进行的P _型层J5以及η-型层J2的表面的平坦化研磨的偏差较大，PN柱的深度产生偏差而无法高精度地成为所期望的深度。其原因为，虽然也存在外延生长自身的精度的问题，但在更大程度上，p—型层J5以及η_型层J2的平坦化研磨成为相同半导体材料(例如硅)的研磨加工，在原理上难以在所期望的膜厚进行研磨停止。而且，当如此产生PN柱的深度偏差时，产生半导体装置的耐压产生偏差、器件特性恶化这种问题。
[0006]此外，还存在如下问题:在形成SJ构造之后在SJ构造上使ρ_型层J6外延生长，但由于SJ构造的表面和ρ_型层J6的构造间的处理，而上侧的ρ -型层J6异常生长，使器件特性恶化。此处所说的构造间的处理是指，在形成SJ构造之后进行的SJ构造的表面的平坦化研磨、Ρ_型层J6生长前的晶片清洗，有时由于该处理而产生结晶缺陷，由于该结晶缺陷被保持而P型层异常生长。
[0007]此外，由于独立地进行ρ—型层J6的形成工序，因此还存在制造工序增加、制造成本变高这种问题。
[0008]现有技术文献
[0009]专利文献
[0010]专利文献1:日本特开2012-064660号公报
【发明内容】
[0011]本发明的第一目的在于提供具备SJ构造的纵型MOSFET的半导体装置及其制造方法，能够抑制PN柱的深度的偏差而抑制器件特性的恶化，并且能够实现制造工序的简化。此外，第二目的在于提供具备SJ构造的纵型MOSFET的半导体装置的制造方法，在将第二导电型的第二半导体层填埋到形成于第一导电型的第一半导体层的沟槽内而形成SJ构造之后，在第一半导体层上形成第二导电型层时，抑制第二导电型层的异常生长，并抑制器件特性的恶化。
[0012]在本发明的第一方式中，具有超结构造的纵型MOSFET的半导体装置的制造方法为，包括:准备在由半导体材料构成的基板的表面上形成有第一导电型的第一半导体层的半导体基板，以包括上述第一半导体层中的形成纵型MOSFET而用作为芯片的主区域的至少一部分的方式形成第一凹部，由此在上述第一半导体层形成阶差，包括上述第一凹部内在内地在上述第一半导体层上配置掩模，使用该掩模在上述主区域的上述第一凹部内，通过对上述第一半导体层进行蚀刻而形成多个沟槽，在将上述掩模中的至少形成于上述第一凹部内的部分除去之后，填埋上述各沟槽内以及上述第一凹部内，并且在上述第一半导体层上使第二导电型的第二半导体层外延生长，对上述第二半导体层进行平坦化研磨，由此使上述第二半导体层残留于上述各沟槽以及上述第一凹部，形成具有基于残留于上述各沟槽内的上述第二半导体层的第二导电型柱和基于配置于多个沟槽间的上述第一半导体层的第一导电型柱交替地反复的PN柱的超结构造，在上述超结构造上形成第一导电型的通道层和与该通道层相接的第二导电型的源极区域，并且在上述通道层的表面上经由栅极绝缘膜形成栅极电极，进而在上述半导体基板的表面侧形成与上述源极区域电连接的源极电极，并且在上述半导体基板的背面侧形成与上述基板的背面连接的漏极电极，由此形成纵型 MOSFET。
[0013]在上述半导体装置的制造方法中，在第一半导体层上预先形成第一凹部，在以填埋沟槽的方式形成第二半导体层时，第一凹部内也被填埋。因此，能够将第二半导体层中的形成在第一凹部内的部分用作为形成于SJ构造上的第二导电型层。因此，能够将用于形成第二导电型柱的第二导电型层和形成于SJ构造上的第二导电型层，通过相同的第二半导体层来构成、并且能够同时形成，因此能够实现制造工序的简化。此外，不需要如在构成SJ构造之后形成SJ构造上的第二导电型层的情况那样，进行PN柱的表面的平坦化研磨、晶片清洗等PN柱的表面和第二半导体层的构造间的处理。因此，能够抑制半导体装置的耐压产生偏差，并能够抑制器件特性的恶化。
[0014]作为替代方案，也可以进一步包括:在上述第二半导体层的外延生长之前，在上述第一半导体层中的外周区域形成第三凹部，该外周区域为形成上述纵型MOSFET的主区域的周边区域。在上述第二半导体层的外延生长中，以填埋上述第三凹部内的方式在上述第一半导体层上形成上述第二半导体层。在该情况下，在第一半导体层预先形成第三凹部，在该第三凹部内也填埋第二半导体层。如此，在对第二半导体层进行平坦化研磨时，即便假设在第一半导体层上研磨到第二半导体层被除去而第一半导体层露出，在第三凹部内也会残留第二半导体层。因此，能够在外周区域可靠地构成降低表面电场层。
[0015]在本发明的第二方式中，具有超结构造的纵型MOSFET的半导体装置的制造方法为，包括:准备在由半导体材料构成的基板的表面上形成有第一导电型的第一半导体层的半导体基板，在上述第一半导体层上配置掩模之后，在该第一半导体层中的形成纵型MOSFET而用作为芯片的主区域，通过对该第一半导体层进行蚀刻而形成多个沟槽，填埋上述各沟槽内并且在上述第一半导体层中的上述沟槽外侧的部分的该第一半导体层上，使第二导电型的第二半导体层外延生长，由此形成具有基于残留于上述沟槽内的上述第二半导体层的第二导电型柱和基于配置于多个沟槽间的上述第一半导体层的第一导电型柱交替地反复的PN柱的超结构造，在上述超结构造上形成第一导电型的通道层和与该通道层相接的第二导电型的源极区域，并且在上述通道层的表面上经由栅极绝缘膜形成栅极电极，进而在上述半导体基板的表面侧形成与上述源极区域电连接的源极电极，并且在上述半导体基板的背面侧形成与上述基板的背面连接的漏极电极，由此形成纵型M0SFET。
[0016]在上述半导体装置的制造方法中，在形成于第一半导体层的沟槽内形成第二半导体层之后，接着在第一半导体层中的沟槽外侧的部分上也形成第二半导体层。即，在沟槽内填埋第二半导体层之后不进行第一半导体层以及第二半导体层的平坦化研磨等构造间的处理，而进一步在第一半导体层中的沟槽外侧的部分上形成第二半导体层。因此，在第一半导体层上形成第二导电型层时，能够抑制第二导电型层的异常生长，能够抑制器件特性的恶化。
[0017]在本发明的第三方式中，具有超结构造的纵型MOSFET的半导体装置为，具有:半导体基板，在由半导体材料构成的基板的表面上配置有第一导电型的第一半导体层；第一凹部，配置于上述第一半导体层的一部分；凸部，由通过上述第一凹部而形成于上述第一半导体层的阶差构成，位于上述第一半导体层中的上述第一凹部的外侧；多个沟槽，在上述第一凹部的下侧，配置于上述第一半导体层；第二导电型的第二半导体层，填埋在上述各沟槽内以及上述第一凹部内，外延地配置在上述第一半导体层上；超结构造，具有基于上述各沟槽内的上述第二半导体层的第二导电型柱和基于多个沟槽间的上述第一半导体层的第一导电型柱交替地反复的PN柱；第一导电型的通道层和与该通道层相接的第二导电型的源极区域，配置在上述超结构造上；栅极电极，经由栅极绝缘膜配置于上述通道层的表面；源极电极，与上述源极区域电连接；以及漏极电极，在上述半导体基板的背面侧与上述基板的背面连接。
[0018]在上述半导体装置中，在第一半导体层预先形成第一凹部，在以填埋沟槽的方式配置第二半导体层时，第一凹部内也被填埋。因此，能够将第二半导体层中的形成在第一凹部内的部分用作为形成在SJ构造上的第二导电型层。因此，能够将用于形成第二导电型柱的第二导电型层和形成在SJ构造上的第二导电型层，通过相同的第二半导体层构成并且能够同时形成，因此能够实现制造工序的简化。此外，不需要如在构成SJ构造之后形成SJ构造上的第二导电型层的情况那样，进行PN柱的表面的平坦化研磨、晶片清洗等PN柱的表面和第二半导体层的构造间的处理。因此，能够抑制半导体装置的耐压产生偏差，能够抑制器件特性的恶化。
[0019]在本发明的第四方式中，具有超结构造的纵型MOSFET的半导体装置的制造方法为，包括:准备在由半导体材料构成的基板的表面上形成有第一导电型的第一半导体层并且在该第一半导体层上形成有第二导电型的第二半导体层的半导体基板，在上述第二半导体层上配置掩模，使用该掩模对上述第二半导体层以及上述第一半导体层进行蚀刻，由此形成贯通上述第二半导体层而达到上述第一半导体层的多个沟槽，在将上述掩模中的至少位于上述各沟槽周边的部分除去之后，填埋上述各沟槽内并且在上述第二半导体层上使第二导电型的第三半导体层外延生长，对上述第三半导体层进行平坦化研磨，使上述第三半导体层残留于上述沟槽并且使上述第二半导体层露出，形成具有基于残留于上述沟槽内的上述第三半导体层的第二导电型柱与基于多个沟槽间的上述第一半导体层的第一导电型柱交替地反复的PN柱的超结构造，在上述超结构造上形成第一导电型的通道层和与该通道层相接的第二导电型的源极区域，并且在上述通道层的表面上经由栅极绝缘膜形成栅极电极，进而在上述半导体基板的表面侧形成与上述源极区域电连接的源极电极，并且在上述半导体基板的背面侧形成与上述基板的背面连接的漏极电极，由此形成纵型MOSFET。
[0020]在上述半导体装置的制造方法中，在形成用于形成第二导电型柱的沟槽之前预先在第一半导体层上形成第二半导体层，并从该第二半导体层的表面形成沟槽。然后，在沟槽内以及第二半导体层上形成用于形成第二导电型柱的第三半导体层。因此，不需要如在构成SJ构造之后形成第三半导体层的情况那样，进行PN柱的表面的平坦化研削，也不需要进行PN柱的表面和第三半导体层的构造间的处理。因而，即便对第三半导体层进行平坦化研磨，也不会对PN柱的深度造成影响。因此，能够抑制半导体装置的耐压产生偏差，能够抑制器件特性的恶化。
[0021 ] 作为替代方案，也可以为，作为上述半导体基板，准备在上述第一半导体