中，第二掺杂剂浓度比第一掺杂剂浓度大至少90%。在另一实施方案中，第二掺杂剂浓度比第一掺杂剂浓度大约150%至约750%。
[0046]本领域技术人员还应理解，根据另一实施方案，用于形成绝缘栅半导体装置(例如，元件10、101、201)的方法包括提供半导体区域(例如，元件11)，其具有半导体衬底(例如，元件12)、半导体衬底上的第一导电类型和第一掺杂剂浓度的第一半导体层(例如，元件141)、第一半导体层上的第二半导体层，第二半导体层(例如，元件142)具有第一导电类型、具有大于第一掺杂剂浓度的第二掺杂剂浓度并具有主表面(例如，元件18)。方法包括形成沟槽结构(例如，元件22)，其从邻近主体区域的主表面延伸而形成于第一半导体层和第二半导体层中，并且其中沟槽结构包括沟槽(例如，元件221、222)、绝缘栅电极(例如，元件26、28)和邻近绝缘栅电极的绝缘屏蔽电极(例如，元件21、201、261、264)。方法包括形成从主表面延伸的第二半导体层中的第二导电类型的主体区域(例如，元件31)。方法包括邻近沟槽结构而在主体区域中形成第一导电类型的源极区域(例如，元件33)和邻近主体区域的下表面而在第二半导体层中形成第二导电类型的掺杂区域(例如，元件330)，其中第二半导体层的一部分将掺杂区域与沟槽结构分离。
[0047]在另一实施方案中，形成沟槽结构包括形成包括第一部分(例如，元件210)和第二部分(例如，元件211)的屏蔽电极(例如，元件201)，其中第一部分比第二部分宽。在进一步的实施方案中，形成沟槽结构包括形成在朝向沟槽的内部分基本向内定向的在侧壁中的槽口(例如，元件265)，并且其中形成主体区域包括将主体区域的下表面放置为接近槽
□ O
[0048]鉴于上述所有情况，明显的是，公开了一种新颖的方法和结构。除其它特征外，包括的是半导体衬底、半导体衬底上的第一掺杂剂浓度的结点阻挡层和结点阻挡层上的第二掺杂剂浓度的电荷平衡区域。优选地，第二掺杂剂浓度大于第一掺杂剂浓度，这提供了沟槽结构的深度减小以提高Cl3ss性能且同时实现低R d_。在一个实施方案中，装置包括具有绝缘屏蔽电极和绝缘栅电极的沟槽结构，其中沟槽结构的侧轮廓包括接近装置的主体区域的槽口或沟道。槽口可被构造为减小电场积聚并提高BVdss性能。在一个实施方案中，装置包括邻近主体区域的下表面但与沟槽结构间隔开的局部掺杂区域。掺杂区域具有与电荷平衡区域相反的导电类型且可被构造为增强UIS性能、减小电场积聚并提高BVdss性能，且降低电容。在另一实施方案中，屏蔽电极具有宽部分和窄部分、被构造为降低Rdscin、提高BVdss和UIS性能，并降低电容。在进一步的实施方案中，装置可包括掺杂区域，其具有邻近主体区域和沟槽结构的与电荷平衡区域相同的导电类型。掺杂区域可具有高于电荷平衡区域的掺杂浓度且可被构造为帮助降低RDS(]N。在一个实施方案中，装置可包括所有上述特征。在另一实施方案中，装置可包括至少一个所描述的特征。在进一步的实施方案中，装置可包括至少两个所描述的特征。在进一步的实施方案中，装置可包括至少三个所描述的特征。在仍进一步的实施方案中，装置可包括至少四个所描述的特征。
[0049]虽然结合具体的优选实施方案和示例性实施方案描述了本发明的主题，但是上述附图及其描述仅描绘了本主题的典型实施方案且因此不被认为限制其范围。明显的是，许多替代方案和变化对于本领域的技术人员将是明显的。例如，虽然已经针对特定的η沟道MOSFET结构描述了本主题，但是方法和结构可直接适用于其它MOS晶体管，以及双极、BiCMOS、金属半导体FET (MESFET)、HFET,晶闸管双向晶体管和其它晶体管结构。
[0050]如权利要求在下文反映的，发明的方面可更少依赖于单个前述公开的实施方案的所有特征。因此，以下所表达的权利要求由此被明确地并入附图的该【具体实施方式】，其中每个权利要求自身作为本发明的单独实施方案而存在。此外，虽然本文描述的一些实施方案包括一些特征，但不包括包括在其它实施方案中的其它特征，不同实施方案的特征的组合意味着在本发明的范围之内且意味着形成不同实施方案，如本领域技术人员应理解的。
【主权项】
1.一种绝缘栅半导体装置结构，其包括: 半导体材料的区域，其包括: 半导体衬底； 在所述半导体衬底上的第一导电类型和第一掺杂剂浓度的第一半导体层；和在所述第一半导体层上的第二半导体层，所述第二半导体层具有所述第一导电类型、具有大于所述第一掺杂剂浓度的第二掺杂剂浓度、并且具有主表面； 从所述主表面延伸的所述第二半导体层中的第二导电类型的主体区域； 从邻近所述主体区域的所述主表面延伸的所述第一半导体层和所述第二半导体层中的沟槽结构，并且其中所述沟槽结构包括: 终止于所述第一半导体层内的沟槽； 绝缘栅电极；和 所述绝缘栅电极下方的绝缘屏蔽电极；和 邻近所述沟槽结构的所述主体区域中的所述第一导电类型的源极区域。2.根据权利要求1所述的结构，其还包括邻近所述主体区域的下表面的所述第二半导体层中的所述第二导电类型的第一掺杂区域，其中所述第二半导体层的一部分将所述第一掺杂区域与所述沟槽结构分离。3.根据权利要求2所述的结构，其还包括邻近所述第一掺杂区域且邻近所述沟槽结构的所述第二半导体层中的所述第一导电类型的第二掺杂区域。4.根据权利要求1所述的结构，其中所述沟槽结构包括侧壁轮廓，所述侧壁轮廓具有朝向所述沟槽的内部分基本上向内定向并邻近所述主体区域的所述下表面的槽口。5.根据权利要求4所述的结构，其中所述侧壁轮廓随着所述沟槽朝向所述槽口从所述主表面向下延伸向内渐缩。6.根据权利要求5所述的结构，其中所述侧壁轮廓随着所述沟槽朝向所述沟槽的下表面从所述槽口向下延伸基本上垂直于所述主表面。7.—种绝缘栅半导体装置结构，其包括: 半导体材料的区域，其包括: 半导体衬底； 在所述半导体衬底上的第一导电类型和第一掺杂剂浓度的第一半导体层；和在所述第一半导体层上的第二半导体层，所述第二半导体层具有所述第一导电类型、具有大于所述第一掺杂剂浓度的第二掺杂剂浓度并且具有主表面； 从所述主表面延伸的所述第二半导体层中的第二导电类型的主体区域； 从邻近所述主体区域的所述主表面延伸的所述第一半导体层和所述第二半导体层中的沟槽结构，并且其中所述沟槽结构包括: 沟槽； 绝缘栅电极；和 所述绝缘栅电极下方的绝缘屏蔽电极；和 邻近所述沟槽结构的所述主体区域中的所述第一导电类型的源极区域，其中: 所述沟槽结构包括侧壁轮廓，所述侧壁轮廓具有朝向所述沟槽的内部分基本上向内定向并邻近所述主体区域的所述下表面的槽口。8.根据权利要求7所述的结构，其还包括邻近所述主体区域的下表面的所述第二半导体层中的所述第二导电类型的掺杂区域，其中: 所述第二半导体层的一部分将所述掺杂区域与所述沟槽结构分离；且 所述屏蔽电极包括第一部分和第二部分，其中所述第一部分比所述第二部分宽。9.一种绝缘栅半导体装置结构，其包括: 半导体材料的区域，其包括: 半导体衬底； 在所述半导体衬底上的第一导电类型和第一掺杂剂浓度的第一半导体层；和在所述第一半导体层上的第二半导体层，所述第二半导体层具有所述第一导电类型、具有大于所述第一掺杂剂浓度的第二掺杂剂浓度、并且具有主表面； 从所述主表面延伸的所述第二半导体层中的第二导电类型的主体区域； 从邻近所述主体区域的所述主表面延伸的所述第一半导体层和所述第二半导体层中的沟槽结构，并且其中所述沟槽结构包括: 沟槽； 绝缘栅电极；和 所述绝缘栅电极下方的绝缘屏蔽电极，其中所述屏蔽电极包括第一部分和第二部分，其中所述第一部分比所述第二部分宽； 邻近所述沟槽结构的所述主体区域中的所述第一导电类型的源极区域；和邻近所述主体区域的下表面的所述第二半导体层中的所述第二导电类型的掺杂区域，其中所述第二半导体层的一部分将所述掺杂区域与所述沟槽结构分离。10.根据权利要求9所述的结构，其中: 所述沟槽结构包括朝向所述沟槽的内部分基本上向内定向并邻近所述主体区域的所述下表面的槽口； 所述掺杂区域邻接所述主体区域的所述下表面；且 所述第二掺杂剂浓度比所述第一掺杂剂浓度大约150%至约750%。
【专利摘要】本发明涉及具有屏蔽电极结构的绝缘栅半导体装置和方法。在一个实施方案中，半导体装置包括具有电荷平衡区域在结点阻挡区域上的半导体区域，结点阻挡区域具有较低掺杂浓度。具有绝缘屏蔽电极和绝缘栅电极的沟槽结构设置在所述半导体区域中。在一个实施方案中，所述沟槽结构终止于所述结点阻挡区域中。在另一实施方案中，所述半导体装置包括与所述沟槽结构间隔开的邻接主体区域的下表面的局部掺杂区域。所述局部掺杂区域具有与所述电荷平衡区域的导电类型相反的导电类型。在另一实施方案中，所述沟槽结构包括接近所述主体区域的所述下表面的槽口。在进一步的实施方案中，所述绝缘屏蔽电极被构造为具有邻接窄部分的宽部分。
【IPC分类】H01L29/78, H01L29/40, H01L21/336, H01L29/423
【公开号】CN105280714
【申请号】CN201510424575
【发明人】邓盛凌, Z·豪森
【申请人】半导体元件工业有限责任公司
【公开日】2016年1月27日
【申请日】2015年7月17日
【公告号】DE102015212564A1, US9269779, US20160020288, US20160126348