所述，沟槽将成为栅电极和隔离沟槽。这样， 可调整沟槽的宽度以改变栅极长度和隔离特性。例如，在一些实施例中希望提供比用于栅 电极的沟槽更宽的隔离沟槽以提供邻近的器件之间的更大隔离特性。在其他实施例中，可 期望栅电极的沟槽更宽。
[0040] 图2也示出了第一图案化掩模112(见图1)的去除。例如，通过02等离子体干剥 离以及浓硫酸和过氧化氢的混合物可去除第一图案化掩模112。
[0041] 现参照图3,在衬底110上方形成第一介电材料320,从而基本填充沟槽216。在实 施例中，第一介电材料320包括可使用SiHjP 0 2混合物且通过高密度等离子体CVD沉积工 艺而形成的氧化硅层。
[0042] 如图3所示，根据实施例，平坦化第一介电材料320直至衬底110的顶面。例如， 通过使用氧化层研磨液的化学机械抛光（CMP)工艺可平坦化第一介电材料320,其中，衬底 110用作停止层。
[0043] 图4示出了从沟槽216中选择的沟槽（诸如，沟槽2162和2164)去除第一介电材料 320。在实施例中，通过下列步骤可选择性地从沟槽2162和216 4去除第一介电材料320 :形 成并图案化掩模层（未示出）以保护沟槽216^2163和216 5中的第一介电材料320,而使沟 槽2162和216 4中的介电材料暴露。使用与以上参照图1和图2所示的蚀刻衬底110讨论 的技术相似的光刻技术可图案化掩模。例如，可形成光刻胶材料、根据期望的图案（例如， 暴露沟槽2162和216 4)曝光光刻胶材料以及使光刻胶材料显影。此外，还可使用诸如以上 讨论的硬掩模。
[0044] 在第一介电材料320是氧化硅且衬底110是硅的实施例中，通过使用对衬底110 和第一介电材料320具有高蚀刻选择性的蚀刻剂（诸如，CF4S C2F6)的各向异性干蚀刻工 艺可去除第一介电材料320。通过这种方式，在蚀刻或去除第一介电材料320的同时，衬底 110相对不受影响。
[0045] 图5示出了根据实施例的沿沟槽2162和216 4的表面形成栅极绝缘层526以及在 沟槽2162和216 4内形成栅电极材料528之后的衬底110。通常，栅极绝缘层526防止源 极/漏极区和栅电极之间的电子耗尽。在实施例中，栅极绝缘层526包括氧化物层，其通 过诸如在包括氧化物、H20、N0或它们的组合的环境中的湿或干热氧化的氧化工艺、通过在 02、氏0、勵、它们的组合等的周围环境中的原位蒸汽生成（1556)工艺，或者通过使用正硅酸 乙酯（TE0S)和氧气作为前体的化学汽相沉积（CVD)技术形成氧化物层。还可使用包括高 k介电材料（诸如，Hf02、HfSi02、ZnO、Zr02、Ta 205、A1203等）的其他材料和诸如原子层沉积 (ALD)、原子汽相沉积（AVD)等的其他工艺。在实施例中，栅极绝缘层526具有介于约20人 和约50 A之间的厚度。应该注意到，仅为了说明的目的，图5示出了栅极绝缘层526没有 在第一介电材料320上方延伸。栅极绝缘层526是否延伸在第一介电材料320上方至少部 分地取决于用于形成栅极绝缘层526的方法。例如，热工艺通常导致与图5所示的相似的 实施例，而当使用例如CVD工艺或ISSG工艺形成栅极绝缘层526时，栅极绝缘层526可在 第一介电材料320上方延伸。
[0046] 可选择地，可实施注入以帮助或阻止栅极绝缘层526的形成。例如，可实施氮注入 以阻止选择区域（诸如，沟槽的底部）中的氧化物生长，而可实施氟注入以提高氧化物生 长。在一实施例中，可以以垂直于衬底的上表面的角度来实施氮注入。在该实施例中，沟槽 的侧壁的注入将少于沟槽的底面的注入。沿着沟槽的底部的氮注入阻止氧化物生长，从而 导致相比于沟槽的侧壁，沿着沟槽的底部形成的栅极绝缘层更薄。在另一个实施例中，可调 整沿着侧壁注入氮的注入角度，从而导致沿着底部的栅极绝缘层厚于沿着侧壁的栅极绝缘 层。使用氟注入来提高栅极绝缘层的相对生长速率可获得相似的效果，例如，沿着沟槽的底 部的相对较薄或较厚的栅极绝缘层。
[0047] 应该注意到，在形成栅极绝缘层之前可掺杂衬底110以制备例如沟道区。例如，在 形成具有P型掺杂的源极/漏极区的P型晶体管中，在形成栅极绝缘层526之前，可将诸如 磷、砷、氮、锑等的η型掺杂剂注入衬底110的沟道区（沿着沟槽2162和216 4的侧壁和底 部）。类似地，在形成具有η型掺杂源极/漏极区的η型晶体管中，可将诸如硼、铝、镓、铟等 的Ρ型掺杂剂注入衬底的沟道区内。可调整注入角度以确保沿着沟槽2162和216 4的侧壁 区以及沟槽2162和216 4的底部的适当注入。可选地，在形成沟槽之前，可通过分别形成其 中形成有沟槽2162和216 4的η阱或ρ阱来掺杂衬底110。
[0048] 例如，可通过在相对于沟槽2162和2164的底面的约0°至约5°的角度、相对于沟 槽2162和216 4的垂直侧壁的介于约-25°至约25°之间的角度、约1E12至约3E13原子/ 平方厘米的剂量以及约20KeV至约400KeV的能量下，注入磷离子来形成p型晶体管。可通 过在相对于沟槽2162和216 4的底面的约0°至约5°的角度、相对于沟槽216 2和216 4的垂 直侧壁的介于约-25°至约25°之间的角度、约1E12至约3E13原子/平方厘米的剂量以 及约5KeV至约300KeV的能量下，注入硼离子来形成η型晶体管。
[0049] 栅电极材料528包括诸如金属（例如，钽、钛、钼、钨、铂、铝、铪、钌）、金属硅化物 (例如，硅化钛、硅化钴、硅化镍、硅化钽）、金属氮化物（例如，氮化钛、氮化钽）、掺杂多晶 硅的导电材料、其他导电材料、或它们的组合。在一个实例中，沉积非晶硅并且将其重结晶 以产生多晶硅（poly-silicon)。在实施例中，通过沉积（例如，CVD、低压CVD(LPCVD)等） 覆盖衬底110并且填充沟槽2162和216 4的共形层而形成栅电极层。之后，可实施诸如CMP 工艺的平坦化工艺以去除过量的材料，从而形成与图5所示相似的结构。
[0050] 可掺杂地或未掺杂地沉积栅电极材料528。例如，在实施例中，通过沉积多晶硅层 可形成栅电极材料528,并且一旦施加栅电极材料528,多晶硅可掺杂有例如磷离子（或其 他P型掺杂剂）以形成PM0S器件或掺杂有硼（或其他N型掺杂剂）以形成NM0S器件。例 如，还可通过原位掺杂的多晶娃的炉沉积（furnace deposition)来沉积多晶娃。可选地， 例如，栅电极材料528可包括多晶硅金属合金或包括诸如钨、镍、钛和氮化钽等的金属的金 属栅极。
[0051] 图6示出了开槽栅电极材料528 (见图5)以形成沿着沟槽2162和216 4的底部的 栅电极630。在栅电极材料528包括多晶硅的实施例中，可使用干蚀刻或湿蚀刻来实施开 槽。在使用干蚀刻的情况下，工艺气体可包括CF4、CHF3、NF3、SF 6、Br2、HBr、Cl2或它们的组 合。可以可选择地使用诸如N2、02SAr的稀释气体。在使用湿蚀刻的情况下，化学物质可 包括 NH40H: H202: H20 (APM)、ΝΗ20Η、KOH、HN03: NH4F: H20 等。在实施例中，使栅电极材料 528 凹 进约5前A至约2000 A。
[0052] 现参照图7,在衬底110上方形成第二介电层732,从而填充沟槽2162和216 4中的 栅电极630之上的凹槽。可使用以上参照第一介电材料320讨论的相似的工艺且由相似的 材料形成第二介电层732。在沉积第二介电层732之后，可使用例如CMP工艺的平坦化工艺 去除过量的材料，从而形成与图7所示结构相似的结构。在实施例中，该平坦化工艺暴露鳍 218〇
[0053] 图8示出了根据实施例的源极/漏极区834的形成。通过注入η型或p型掺杂 剂可掺杂源极/漏极区834。例如，通过以约1Ε15至约5Ε15原子/平方厘米的剂量和约 20KeV至约lOOKeV的能量注入诸如磷离子的η型离子可形成η型晶体管。通过以约1Ε15 至约5Ε15原子/平方厘米的剂量和约10KeV至约50KeV的能量注入诸如硼离子的ρ型离 子可形成P型晶体管。
[0054] 此外，图8还示出了根据实施例的可选的硅化物区836。硅化物区836降低了源极 /漏极区834和在后续处理步骤中形成的接触件之间的接触电阻。例如，通过经由等离子 体汽相沉积（PVD)