300mm衬底的立刻迀移以供RF功率开关应用之用。由于目前在300mm晶片直径格式中不存在高电阻率RFS0I衬底的商业可行的大量供应，因此这是一项重要发展。在300mm直径晶片上制造本半导体器件会提供管芯成本的显著改善。此夕卜，消除对富陷阱层和/或谐波抑制技术的需要，由此导致显著更简易的工艺流程和更低的成本。
[0029]又进一步，预期聚合物衬底消除由用于制造RF开关器件的传统半导体工艺中使用的硅衬底和BOX层之间的界面导致的RF非线性效应。本方法实现具有相对接近理想线性特性的线性特性的RF开关器件。
[0030]额外地，本公开的半导体器件提供NFET晶体管的接近理想电压堆叠。传统地，能够堆叠的NFET器件的数量由与在BOX层和硅晶片操作之间界面效应组合的硅衬底电阻率限制。这个问题实质上限制了能够堆叠的实际NFET晶体管的数量，并且因而限制了用于产生的NFET晶体管堆叠的最高RF操作电压。用本公开的聚合物衬底替代硅晶片操作允许相对更多的NFET晶体管被实际理想地堆叠。产生的半导体器件在比对硅操作晶片技术传统地可允许的相对高得多的RF功率水平和RMS电压下可操作。
[0031]此外，以公开的聚合物衬底建立的RF功率开关的最高RF操作频率能够延伸超过以传统RFCMOS SOI技术可实现的最高操作频率。典型地，硅晶片操作电阻率在1000-30000hm-cm范围内，这有效施加可操作的高频限制。在本公开中教导的半导体器件中的聚合物衬底区域的产生的电阻率比在高电阻率硅中实现的高若干数量级。例如，存在具有近理想电绝缘特性、具有类似于在砷化镓(GaAs)和蓝宝石半绝缘衬底中得到的电阻率值的聚合物。
[0032]图1是与相对低电阻率硅晶片操作12对接的现有技术半导体堆叠结构10的横截面图。在图1的示例性情况中，半导体堆叠结构10包括埋藏氧化物(BOX)层14，场氧化物层16和具有栅极20的NFET器件层18。源极金属导体22耦合源极接触24与源极倒装片凸块26。类似地，漏极金属导体28耦合漏极接触30与漏极倒装片凸块32。层间电介质(ILD)34保护栅极20并且支撑源极倒装片凸块26和漏极倒装片凸块32。
[0033]图2是具有用于在随后工艺步骤期间承载半导体堆叠结构10的临时载体安装36的现有技术半导体堆叠结构10的横截面图。在该示例性情况中，临时载体安装36被附连到源极倒装片凸块26和漏极倒装片凸块32。临时载体安装36的目标是提供到半导体堆叠结构10的良好机械安装用于进一步处理，并且还用于保护完成的半导体器件免受后工艺流程的破坏。用于向临时载体安装36安装的普通技术使用厚石英载体衬底，该厚石英载体衬底具有使用专门设计的紫外(UV)粘合胶带附连到完成的SOI晶片的若干通孔。这有效地将临时载体键合到源极倒装片凸块26和漏极倒装片凸块32。该安装技术提供在用聚合物衬底替代硅晶片操作12的工艺期间所需要的化学和机械保护。该安装技术还允许通过简单的UV光曝光对完成的半导体器件的容易拆卸，该UV光曝光使胶带在认可的溶剂中容易溶解。多个其他临时载体安装/拆卸技术出于在用聚合物衬底替代硅晶片操作12的工艺期间提供所需要的化学和机械保护的相同目的是可使用的。
[0034]图3是在相对低电阻率硅晶片操作12已被去除后的现有技术半导体堆叠结构10的横截面图。一旦半导体堆叠结构10由临时载体安装36保护，则硅晶片操作12可以通过多个不同技术去除。一个技术使用传统研磨操作，该传统研磨操作去除大部分硅晶片操作12，后面是剩余硅晶片操作12的选择性湿法或干法刻蚀步骤和在半导体堆叠结构10的第一表面38处的选择性停止。在该示例性情况中，第一表面38还是BOX层14的暴露表面。存在用于去除硅晶片操作12的其他技术并且被很好地记载在文献中。这些其他技术中的一些基于干法或湿法蚀刻工艺。用来去除硅晶片操作12的工艺不与本公开特别相关。然而，在不破坏BOX层14和半导体堆叠结构10的剩余物以及源极倒装片凸块26和漏极倒装片凸块32的情况下实现去除硅晶片操作12是期望的。
[0035]图4是在聚合物衬底40已被设置到BOX层14上以实现半导体器件42后的现有技术半导体堆叠结构10的横截面图。组成聚合物衬底40的聚合物材料具有独特的特性集合，因为聚合物材料是相对优异的电绝缘体以及相对优异的热导体两者。组成普通塑料部分的典型聚合物材料是极其糟糕的热导体。糟糕的热导体是在过成型(over-mold)操作中通常使用的塑料的共有特性。然而，存在确实提供相对优异的热传导的专有聚合物材料。针对这样的聚合物的各种成分产生范围为从约2瓦特每米开尔文(W/mK)到约50W/mK的热导率。在一个实施例中，聚合物衬底的热导率范围为从约50W/mK到约6600W/mK。在另一个实施例中，聚合物衬底的热阻率约为零。聚合物科学中的未来提升可以提供关于热导率的额外改进同时保持聚合物中的近理想的电绝缘特性。本公开的结构得益于聚合物热导率的优化，并且应该理解关于聚合物热导率不存在上限值。
[0036]期望可用于聚合物衬底40的聚合物材料相对强地可键合到半导体堆叠结构10的第一表面38。例如，聚合物材料需要下述键合强度:该键合强度允许半导体器件42从临时载体安装36中拆卸，并且在额外工艺步骤后以及贯穿半导体器件42的操作寿命保持永久键合。此外，针对聚合物衬底40的期望厚度范围为从约ΙΟΟμπι到约500μπι，但是取决于用来组成聚合物衬底40的聚合物材料的特性，针对聚合物衬底40的其他期望厚度能够更薄或更厚。
[0037]组成聚合物衬底40的聚合物材料还应该是良好的电绝缘体。通常，聚合物衬底40的电阻率应该至少为1030hm-cm，并且针对聚合物优选地具有范围为从约10120hm-cm到约10160hm-cm的相对高的电阻率。与相对高的电阻率组合，优选的是聚合物衬底40的热导率相当于典型半导体的热导率，其典型地大于2W/mK。在一个实施例中，聚合物衬底40的热导率范围为从大于2W/mK到约10W/mK。在又一实施例中，聚合物衬底40的热导率范围为从约10W/mK到约50W/mK。由于聚合物科学提供了具有额外热导率的材料，所以这些材料能够被用在本公开的半导体器件中，因为关于本公开的聚合物热导率可以多高不存在上限。
[0038]图5是产生具有设置在半导体堆叠结构10的第一表面38上的聚合物衬底40的半导体器件42的现有技术工艺图。示例性工艺从提供具有与硅晶片操作12直接接触的BOX层14的第一表面38的半导体堆叠结构10(步骤100)开始。尽管半导体堆叠结构10在工艺开始处被附连到硅晶片操作12，但是要理解由其他IV或II1-V族半导体制成的晶片操作还可用于替代硅晶片操作12。
[0039]然后半导体堆叠结构10被安装到临时载体安装36，其中源极倒装片凸块26和漏极倒装片凸块32面对临时载体安装36(步骤102)。然后通过去除硅晶片操作12以暴露半导体堆叠结构10的第一表面38(步骤104)来继续工艺。然后聚合物衬底40能够使用各种聚合物材料设置方法被附连到半导体堆叠结构10的第一表面38(步骤106)。用于将聚合物衬底40附连到半导体堆叠结构10的第一表面38的这样的方法包括但不被限制到:注塑成型、旋转沉积、喷射沉积、以及聚合物材料直接到半导体堆叠结构1