自整流电阻式随机存取存储器存储单元结构及3d交错阵列的制作方法
【技术领域】
[0001]本发明是关于一种存储器装置，且特别关于一种电阻式随机存取存储器(RRAM)存储单元结构及3D交错阵列。
【背景技术】
[0002]随着集成电路功能性的增加，对存储器的需求亦随之增加。设计者已着眼于减少存储器元件的尺寸，并于单位区域内堆叠更多的存储器元件，以达到更多的容量并使每位所需的成本更低。在最近几十年中，由于光刻技术的进步，快闪存储器已广泛用作大容量且不昂贵的非易失性存储器，其可在电源关闭时仍存储数据。此外，快闪存储器可通过3D交错阵列来达到高密度，例如使用垂直NAND存储单元堆叠。然而，已发现的是，快闪存储器的尺寸微缩会随成本增高而受限。
[0003]设计者正在寻找下一代的非易失性存储器，例如磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、相变化随机存取存储器(Phase ChangeRandom Access Memory, PCRAM)、导电桥接式随机存取存储器(Conductive BridgingRandom Access Memory, CBRAM)及电阻式随机存取存储器(Resistive Random AccessMemory, RRAM)，以增加写入速度及减少功耗。在上述种类的非易失性存储器中，RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的快闪存储器。RRAM的单位元件仅由一绝缘体及两金属电极组成。
[0004]虽然RRAM交错阵列的结构简单，但在制造上仍有许多问题待解决，特别是其3D交错阵列。如无法形成3D交错阵列，就高容量的数据存储装置来说，RRAM的每位成本有可能无法与3D NAND存储器竞争。
[0005]RRAM交错阵列理论上可容许4F2的最小单元胞尺寸(其中F为最小元件尺寸)，且低温制造工艺可容许存储器阵列的堆叠达到前所未有的集成密度。然而，在1R结构中(仅具有一电阻元件)，会有潜电流(sneak current)通过相邻未被选择的存储单元，而严重地影响读取裕量(read margin)，且限制交错阵列的最大尺寸低于64位。此问题可通过增加非线性选择装置与这些电阻转换元件串联予以解决。例如，已发展出一二极管搭配一电阻(1D1R)、一选择器搭配一电阻(1S1R)、一双极性接面晶体管搭配一电阻(1BJT1R)、一M0SFET晶体管搭配一电阻(1T1R)等存储单元结构。在上述存储单元结构中，1BJT1R结构及1T1R结构过于复杂且需高温制造工艺而较不适用，且互补式电阻转换元件(CRS)存储单元结构亦有破坏性读出的问题。因此，1D1R结构及1S1R结构较适合3D交错阵列的运用。
[0006]然而，1D1R及1S1R的3D交错阵列仍不易于制造。1D1R及1S1R存储单元结构基本上是由一金属-绝缘体-金属-绝缘体-金属(MIMIM)结构形成。图1显示一由1D1R或1S1R存储单元堆叠结构所形成的理想RRAM 3D交错阵列。1D1R及1S1R存储单元结构的ΜΠΟΜ结构形成于导线102及104之间并沿一水平轴106延伸，此水平轴106垂直于导线102及104的侧壁。然而，RRAM 3D交错阵列通常形成于半导体基材中。在形成导线102之后，光刻制造工艺仅能自方向110进行。自方向110进行的光刻制造工艺可能无法形成如图1所示的图案化金属层108，因而使得1D1R及1S1R存储单元结构的3D交错阵列无法被头际应用。
【发明内容】
[0007]本发明的目的在于提供一种电阻式随机存取存储器(RRAM)存储单元结构及3D交错阵列，以解决传统RRAM 3D交错阵列不易制造及其1R存储单元的潜电流问题。
[0008]本发明实施例提供的自整流RRAM存储单元结构，包含:一第一电极层，由一第一金属兀素的氮化物构成；一第二电极层，由一与第一金属兀素不同的第二金属兀素构成；以及一第一电阻转换层与一第二电阻转换层，其中第一电阻转换层夹设于第一电极层与第二电阻转换层之间，且第二电阻转换层夹设于第一电阻转换层与第二电极层之间，其中第一电阻转换层具有一第一能隙，第二电阻转换层具有一第二能隙，第一能隙小于第二能隙。
[0009]本发明实施例亦提供的RRAM 3D交错阵列，包含:一组彼此平行的水平导线，由一第一金属元素的氮化物构成；一组彼此平行的垂直导线，由一与第一金属元素不同的第二金属元素构成；以及一第一电阻转换层与一第二电阻转换层，形成于每一水平导线的侧壁上并接触于彼此平行的垂直导线，其中第一电阻转换层具有一第一能隙，第二电阻转换层具有一第二能隙，第一能隙小于第二能隙。
[0010]本发明的存储单元结构不需中间金属层，故RRAM 3D交错阵列可被轻易制造。并且，由于本发明的存储单元结构具有自限流及自整流的特性，其亦可解决传统RRAM 3D交错阵列的1R存储单元的潜电流的问题。
【附图说明】
[0011]图1为一具有1D1R或1S1R存储单元结构的RRAM 3D交错阵列的立体示意图。
[0012]图2为本发明一实施例的RRAM存储单元结构的剖面示意图。
[0013]图3为本发明另一实施例的RRAM存储单元结构的剖面示意图。
[0014]图4为本发明一实施例的RRAM 3D交错阵列的立体示意图。
[0015]图5为本发明另一实施例的RRAM 3D交错阵列的立体示意图。
[0016]图6为本发明一些实施例的RRAM存储单元的电流对电压(1-V)关系图。
[0017]符号说明:
[0018]102、104 导线；
[0019]106 水平轴；
[0020]108图案化金属层；
[0021]110 方向；
[0022]201、301第三电阻转换层；
[0023]202第一电极层；
[0024]204、304第一电阻转换层；
[0025]206、306第二电阻转换层；
[0026]208第二电极层；
[0027]302彼此平行的水平导线；
[0028]308彼此平行的垂直导线。
【具体实施方式】
[0029]以下将详述本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此领域的技术人员自本发明书的权利要求中所能推及的所有实施方式皆属本发明书所欲揭露的内容。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
[0030]本发明提供一种RRAM存储单元结构，其不具有选择器，但可表现出类似于1D1R或1S1R存储单元结构的自整流及自选择的特性。此外，本发明的RRAM存储单元结构可应用于RRAM 3D交错阵列。
[0031]图2显示为依照本发明一实施例的电阻式随机存取存储器(RRAM)的存储单元结构。此RRAM的存储单元包含一第一电极层202、一第一电阻转换层204、一第二电阻转换层206及一第二电极层208。第一电阻转换层204及第二电阻转换层206可夹设于第一电极层202及第二电