此处，第一部24a为厚 度约在40至50微米范围的铜层，而第二部24b厚度约在5至10微米范围的焊料层且第=上盖 层26c包括儀层、金层或其组合。
[0045] 请参照图5,进行回蚀刻工艺(例如，干蚀刻工艺)或平坦化工艺(例如，化学机械研 磨(CMP)工艺)28W去除封盖层16的上表面上多余的导电材料，直至凸块层24的上表面大体 上与封盖层16的上表面共平面。
[0046] 为了容许后续与封装基底上的预焊接(pre-solder)层直接接合，通过另一回蚀刻 工艺或平坦化工艺30对封盖层16的上表面再进行蚀刻，直至凸块层24的顶部24p突出于封 盖层16，如图6所示。突出于封盖层16上表面的顶部24p具有厚度Tl，且凸块层24具有厚度T2， 其中Ti/T2的比率约在0至0.98的范围。在一实施例中，进行一缓冲工艺W轻微研磨基底10， 使封盖层16的厚度达到最终目标厚度。其利用软研磨垫进行一预定研磨时间，W避免高速 及低速研磨所造成的缺陷及刮伤。
[0047] 完成的凸块结构32包括埋入于封盖层16内的UBM层22W及局部埋入于封盖层16内 的凸块层24。凸块层24的顶部略为突出于封盖层16,其可在后续封装工艺中直接接合于预 焊接层。取决于凸块层24的材料，可对凸块层24选择性进行一焊料回流(solder reflow)工 艺。接着进行基底10切割及利用将焊球或铜凸块设置于一封装基底或另一忍片的接合垫 上，而将基底10封装至一封装基底或另一忍片上。
[004引相较于公知凸块工艺，本发明是在保护层14上形成具有第二开口 20的封盖层16、 在封盖层16的第二开口 20内选择性形成UBM层22，接着在封盖层16的第二开口 20内凸块层 24,进而形成具有强化凸块强度及可靠度的坚固凸块结构32。其无需进行UBM蚀刻工艺，因 此可避免UBM底切问题。同样地，由于封盖层16取代公知光致刻蚀剂掩模层，因此在形成凸 块之后，无需再进行去除封盖层16的步骤。此降低凸块架桥问题而可实施于微间距凸块及 结构或高凸块密度的设计。另外，凸块层24的顶部24p突出于封盖层16,其可直接与封装基 底的预焊接层直接连接。
[0049] 图7至图9示出根据一实施例的凸块结构的制造方法中各个阶段的剖面示意图，同 时此处省略说明相同或相似于图1至图6中说明解释部分。
[0050] 请参照图7,在形成具有第二开口 20的封盖层16之后，在封盖层16的第二开口 20内 形成UBM层22a，W与金属垫区12接触。UBM层2?可通过适当的技术来制作，包括:物理气相 沉积(PVD)、化学气相沉积(CVD)、电化学沉积化CD)、原子层沉积(ALD)、电锻等等，例如在基 底10的整个表面沉积一顺应性层。UBM层22a顺着第二开口 20的底部及侧壁且延伸至封盖层 16的上表面。
[0051] 在UBM层2姑上形成凸块层24, W填入第二开口20。凸块层24为具有焊料润湿性的 导电材料，其可通过适当的技术来制作，包括:？￥〇、00)、6〔0、1邸、40)、电锻等等。在一些实 施例中，凸块层24为焊料层，且由Sn、SnAg、Sn-Pb、SnAgCu (Cu的重量百分比小于0.3 % )、 SnA 拉n、SnSi、SnBi-In、Sn-In、Sn-Au、SnPb、SnQi、SnZnIn 或 SnAgSb 等等所构成。在一些实施 例中，凸块层24为金属层且由任何适当的导电材料所构成，包括加、化、口*、41或其组合等 等。在一实施例中，凸块层24还包括一选择性上盖层，其可作为阻障层而防止凸块层24内的 铜扩散进入接合材料，W增加封装的可靠度及接合强度。
[0052] 请参照图8,进行回蚀刻工艺(例如，干蚀刻工艺)或平坦化工艺(例如，化学机械研 磨(CMP)工艺)28W去除封盖层16的上表面上多余的导电材料，直至凸块层24与UBM层2?的 上表面大体上与封盖层16的上表面共平面。
[0053] 为了容许后续与封装基底上的预焊接层直接接合，通过另一回蚀刻工艺或平坦化 工艺30对封盖层16的上表面再进行蚀刻，直至凸块层24与UBM层2^1的上表面突出于封盖层 16,如图9所示。在一实施例中，进行一缓冲工艺W轻微研磨基底10,使封盖层16的厚度达到 最终目标厚度。其利用软研磨垫进行一预定研磨时间，W避免高速及低速研磨所造成的缺 陷及刮伤。
[0054] 完成的凸块结构32a包括：局部埋入于封盖层16内，且具有顶部24p突出于封盖层 16的凸块层24; W及局部埋入于封盖层16内，顺着凸块层24底部及侧壁，且具有顶部22p突 出于封盖层16的UBM层22曰。凸块结构32a的顶部24p及22p略为突出于封盖层16,其可在后续 封装工艺中直接接合于预焊接层。
[0055] 在W上的详细说明中，本发明已W特定实施例掲示如上。然而，在不脱离本发明的 精神和范围内，当可作不同的更动、建造、制作、替代，如提出的保护范围所述。因此，本说明 书及附图供作举例说明之用而并非用W限定本发明。可W理解的是本发明能够使用于不同 的其他组合与环境，且能够在本发明的概念范围内，作替代及更动。
【主权项】
1. 一种半导体装置的制造方法，包括： 提供具有一金属垫区的一半导体基底； 在该半导体基底上形成一封盖层，其中该封盖层具有一开口露出该金属垫区的一部 分； 在该封盖层的该开口内露出的该金属垫区的该部分上形成一凸块下金属层； 在该凸块下金属层上形成一凸块层，以填入该封盖层的该开口且延伸至该封盖层的一 上表面； 自该封盖层的该上表面去除该凸块层； 去除该封盖层的该上表面，直至该凸块层的一顶部突出于该封盖层；以及 进行一缓冲工艺，以轻微研磨该半导体基底，使该封盖层的厚度达到最终目标厚度。2. 如权利要求1所述的半导体装置的制造方法，其中去除该封盖层的该上表面包括对 该封盖层的该上表面和该凸块层的该顶部的一上表面启动去除处理。3. 如权利要求1所述的半导体装置的制造方法，其中突出于该封盖层的该顶部的厚度 与该凸块层的厚度的比率在0至0.98的范围。4. 如权利要求1所述的半导体装置的制造方法，其中该凸块层直接接合于一预焊接层。5. 如权利要求1所述的半导体装置的制造方法，其中该凸块层包括一焊料层或厚度为 40至50微米的一铜层。6. 如权利要求1所述的半导体装置的制造方法，其中该凸块层包括一上盖层，位于该凸 块层的一上表面或夹设于该凸块层之间，且该上盖层下方的该凸块层包含铜。7. 如权利要求6所述的半导体装置的制造方法，其中该凸块下金属层包括一扩散阻障 层。8. 如权利要求1所述的半导体装置的制造方法，其中该凸块下金属层顺着该封盖层的 该开口的底部及侧壁且延伸至该封盖层的该上表面，且形成该凸块层之后，还包括自该封 盖层的该上表面去除该凸块下金属层。9. 如权利要求8所述的半导体装置的制造方法，其中自该封盖层的该上表面去除该凸 块下金属层使得该凸块下金属层的一上表面大体上与该封盖层的该上表面共平面。10. 如权利要求1所述的半导体装置的制造方法，其中该封盖层由底胶材料或是介电材 料所构成。
【专利摘要】本发明揭示一种半导体装置及其制造方法。该制造方法包括：提供具有一金属垫区的一半导体基底；在该半导体基底上形成一封盖(encapsulating)层，其中该封盖层具有一开口露出该金属垫区的一部分；在该封盖层的该开口内露出的该金属垫区的该部分上形成一凸块下金属层(under-bump？metallurgy,UBM)；在该凸块下金属层上形成一凸块(bump)层，以填入该封盖层的该开口且延伸至该封盖层的一上表面；自该封盖层的该上表面去除该凸块层；去除该封盖层的该上表面，直至该凸块层的一顶部突出于该封盖层；以及进行一缓冲工艺，以轻微研磨该半导体基底，使该封盖层的厚度达到最终目标厚度。本发明可避免UBM底切问题。
【IPC分类】H01L21/60, H01L23/488
【公开号】CN105632953
【申请号】CN201610083738
【发明人】徐君蕾, 何明哲, 郑明达, 刘重希
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年6月1日
【申请日】2010年8月24日
【公告号】CN102244019A, US8993431, US9257401, US20110278716, US20150194402