半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制作中，隔离结构是一种重要技术，形成在硅基底上的元件采用隔离结构进行相互间的绝缘隔离。随着半导体制作技术的进步，浅沟槽隔离(Shallow Trench Isolat1n，STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法成为一种常用的隔离结构。
[0003]随着半导体器件的特征尺寸的持续减小，高深宽比沉积工艺以其良好的填孔能力以及没有等离子轰击的损伤在浅沟槽隔离结构的制作工艺中应用越来越广泛。
[0004]图1?图3为现有浅沟槽隔离结构的形成过程的剖面结构示意图。
[0005]参考图1，提供半导体衬底100，在所述半导体衬底100上形成掩膜层102，所述掩膜层102中具有暴露出半导体衬底100表面的开口。
[0006]参考图2，以所述掩膜层102为掩膜，沿开口刻蚀所述半导体衬底100，在所述半导体衬底中形成沟槽103。
[0007]参考图3，采用高深宽比沉积工艺(HARP，high aspect-rat1 process)形成填充满沟槽并覆盖所述掩膜层102表面的隔离材料层104，所述隔离材料层的材料为氧化硅。
[0008]后续还包括:采用化学机械研磨工艺去除半导体衬底100上的隔离材料层和掩膜层，在半导体衬底100中的沟槽内形成浅沟槽隔离结构。
[0009]但是现有形成的浅沟槽隔离结构存在致密性低和存在孔洞的问题。
【发明内容】
[0010]本发明解决的问题是怎样提高浅沟槽隔离结构的致密性，以及防止孔洞的产生。
[0011]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底中形成有若干沟槽；采用第一高深宽比沉积工艺在所述沟槽的侧壁和底部表面以及半导体衬底表面上形成第一氧化硅层，所述第一氧化硅层的表面的部分硅原子与乙氧基连接；进行惰性等离子体处理工艺，使得所述第一氧化硅层表面的乙氧基中的乙基与氧原子之间的键断裂，形成硅氧悬挂键；进行水汽处理工艺，使得第一氧化硅层的表面的硅氧悬挂键中的氧与氢结合形成硅氧氢键；进行紫外处理工艺，去除第一氧化硅层的表面的硅氧氢键中氢元素，形成硅氧硅键；进行第二高深宽比沉积工艺，在紫外处理工艺后的第一氧化硅层表面形成第二氧化硅层，所述第二氧化硅层填充满沟槽；去除半导体衬底上的第一氧化硅层和第二氧化硅层，在沟槽中形成浅沟槽隔离结构。
[0012]可选的，所述第一高宽比沉积工艺采用的气体为TE0S、03和He，TEOS的流量为800?1500毫克/分钟，O3的流量为10000?30000sccm，He的流量为5000?20000sccm，腔室压力为500Torr?700Torr，腔室温度为450 °C?600 °C。
[0013]可选的，所述惰性等离子体处理工艺采用的惰性等离子体为He等离子体、Ne等离子体或Ar等离子体。
[0014]可选的，所述惰性等离子体处理工艺采用的等离子体为He等离子体，惰性等离子处理工艺采用的气体为He，He的流量为2000?20000sccm，高频射频功率500?3000W，低频射频功率200?1500W，腔室压力2Torr?20Torr，腔室温度300°C?500°C。
[0015]可选的，所述第一氧化硅层的表面的部分硅原子的一边与乙氧基连接，另一边与娃氧基连接。
[0016]可选的，所述第一氧化硅层中包括交联的S1-O-S1-O-Si键。
[0017]可选的，沟槽最小宽度处的所述第一氧化娃层的厚度为10?20nm。
[0018]可选的，所述水汽处理工艺采用的气体为水蒸气，温度为400°C?700°C。
[0019]可选的，所述紫外处理工艺的紫外光波长为250nm?450nm，紫外光强度为20?300mff/cm2。
[0020]可选的，所述第二高宽比沉积工艺采用的气体为TE0S、03和He，TEOS的流量为2000?6000毫克/分钟，O3的流量为10000?30000sccm，He的流量为5000?20000sccm，腔室压力为500Torr?700Torr，腔室温度为450 °C?600 °C。
[0021]可选的，形成第二氧化硅层后，还包括:进行水汽退火工艺。
[0022]可选的，水汽退火的温度为600°C?800°C，时间为0.5小时?I小时。
[0023]可选的，去除半导体衬底上的第一氧化硅层和第二氧化硅层采用化学机械研磨工
-H-
O
[0024]与现有技术相比，本发明的技术方案具有以下优点:
[0025]本发明的半导体器件的形成方法，在沟槽中形成第一氧化硅层后，先后进行惰性等离子处理工艺、水汽处理工艺和紫外处理工艺以去除第一氧化硅层表面的乙氧基，并形成致密性更高的交联的S1-O-S1-O-S1-O-Si键，使得处理后的第一氧化硅层表面的致密性提高，因而化学机械研磨工艺后形成的浅沟槽隔离结构的中间区域的致密性提高，防止在形成的浅沟槽隔离结构中产生孔洞。
[0026]进一步，惰性等离子处理工艺采用的气体为He，He的流量为2000?20000sccm，高频射频功率500?3000W，低频射频功率200?1500W，腔室压力2Torr?20Torr，腔室温度300°C?500°C，在有效的使得乙氧基中的乙基(C2H5)与氧原子发生断裂时，防止第一氧化硅层中的硅氧键也产生断裂或者对第一氧化硅层表面造成较严重的损伤。
【附图说明】
[0027]图1?图3为现有浅沟槽隔离结构的形成过程的剖面结构示意图；
[0028]图4?图11为本发明实施例半导体结构的形成过程的剖面结构示意图。
【具体实施方式】
[0029]如【背景技术】所言，现有技术形成的浅沟槽隔离结构存在致密性低和存在孔洞的问题。
[0030]研究发现，通过高深宽比沉积工艺形成的隔离材料层的中间区域致密性低，因而对隔离材料层进行化学机械研磨工艺后形成浅沟槽隔离结构的中间区域容易产生孔洞或凹陷缺陷，影响了浅沟槽隔离结构的电学隔离性能。
[0031]进一步研究发现，高深宽比沉积工艺采用的气体为TE0S(四乙氧基硅烷，Si (OC2H5)4)和03，在形成隔离材料层时，反应腔室保持一定的腔室压力和温度，将TEOS和O3通入反应腔室内，TEOS和O 3反应形成氧化硅隔离材料层，隔离材料层先是沉积在沟槽的侧壁和底部，随着沉积过程的进行，剩余的沟槽的宽度越来越小，进入到沟槽中的O3的量有限，使得部分TEOS中的乙氧基(OC2H5)没有被脱附，因而使得中间的隔离材料层中的部分硅原子仍会与乙氧基连接在一起，即隔离材料层中会存在S1-O-S1-OC2H5的化学键(部分硅原子一边与氧原子连接，另一边与乙氧基连接)，使得该部分硅原子不能与其他的氧原子连接形成致密性更高的交联的S1-O-S1-O-Si结构，因此使得沟槽中的中间区域形成的隔离材料层的致密性降低。
[0032]为此，本发明提供了一种半导体结构的形成方法，在浅沟槽隔离结构的形成过程中，去除第一氧化娃层表面的乙氧基后，在第一氧化娃层表面形成结构更稳固的娃氧娃键，因而增加了形成的浅沟槽隔离结构中间的致密性，防止浅沟槽隔离结构中孔洞产生。
[0033]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0034]图4?图11为本发明实施例半导体结构的形成过程的剖面结构示意图。
[0035]参考图4，提供半导体衬底200 ;在所述半导体衬底200上形成硬掩膜层202，所述硬掩膜层具有暴露出半导体衬底200表面的若干开口。
[0036]所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等II1- V族化合物。在一实施例中，所述半导体衬底200中还可以根据设计需求注入一定的掺杂离子。
[0037]所述硬掩膜层202作为后续刻蚀半导体衬底时的掩膜。
[0038]所述硬掩膜层202可以为单层或多层(多2层)堆叠结构，在一实施例中，所述硬掩膜层202可以为单层的氧化硅层或氮化硅层，在另一实施例中，所述硬掩膜层为双层堆叠结构，比如可以包括位于半导体衬底200上的氧化硅层和位于氧化硅层上的氮化硅层。
[0039]所述硬掩膜层202中形成有开口，开口的位置和宽度与后续半导体衬底200中形成的沟槽的位置和宽度对应，可以通过光刻和刻蚀工艺在硬掩膜层中形成开口。
[0040]参考图5，以所述硬掩膜层202为掩膜，沿开口刻蚀所述半导体衬底200，在所述半导体衬底200中形成若干沟槽203。
[0041]刻蚀所述半导体衬底200为各项异性的干法刻蚀，比如等离子刻蚀工艺，在一实施例中，所述等离子刻蚀工艺采用的气体为HBr、Cl2, O2中的一种或几种。
[0042]后续在沟槽203中形成浅沟槽隔离结构，相邻沟槽之间的半导体衬底200作为有源区，后续形成半导体器件，所述半导体器件可以为晶体管、场效应管、存储器件等。
[0043]在一具体的实施例中，所述沟槽203的宽度为50?80nm。需要说明的是，所述沟槽的宽度是指沟槽两侧壁之间的最小宽度。
[0044]参考图6，采用第一高深宽比沉积工艺在所述沟槽203的侧壁和底部表面以及半导体衬底200表面上形成第一氧化硅层205，所述第一氧化硅层205的表面的部分硅原子与乙氧基连接。
[0045]本实施例中，所述第一氧化硅层205覆盖所述侧壁和底部表面外，还覆盖半导体衬底表面上的硬掩膜层202的表面。
[0046]形成第一氧化硅层205采用第一高深宽比沉积工艺，所述第一高宽比沉积工艺采用的气体为TE0S、03和He，TEOS的流量为800?1500毫克/分钟，O 3的流量为10000?30000sccm(标准