Iii族氮化物半导体发光器件及其制造方法

Iii族氮化物半导体发光器件及其制造方法
【专利摘要】提供了一种III族氮化物半导体发光器件及其制造方法，在该III族氮化物半导体发光器件中，抑制了穿透位错对电子和空穴的俘获。该发光器件包括n型半导体层、在n型半导体层上的发光层、在发光层上的p型半导体层。发光器件具有从n型半导体层延伸至p型半导体层的多个凹坑。n型半导体层包括n侧防静电击穿层。n侧防静电击穿层包括：n型GaN层，该n型GaN层包括凹坑的起始点；以及ud-GaN层，该ud-GaN层被设置成与n型GaN层相邻并包括凹坑的一部分。n型GaN层和ud-GaN层中的至少之一具有In掺杂层。In掺杂层的In组成比大于0且不大于0.0035。
【专利说明】
I M族氮化物半导体发光器件及其制造方法
技术领域
[0001] 本发明设及HI族氮化物半导体发光器件及其制造方法，更具体地，设及用于制造 具有凹坑(pit)的HI族氮化物半导体发光器件的方法。
【背景技术】
[0002] III族氮化物半导体发光器件包括:发光层，该发光层通过电子与空穴的复合来发 射光;n型半导体层；W及P型半导体层。当制造III族氮化物半导体发光器件时，在衬底上外 延生长半导体层。在运种情况下，由于衬底与半导体层之间的晶格失配，在半导体层中会出 现穿透位错。在穿透位错中，发生电子与空穴的非发光复合。非发光复合是指电子与空穴的 不产生光而产生热的复合。因此，存在于穿透位错附近的电子可W引起在穿透位错处的非 发光复合。非发光复合发生得越频繁，半导体发光器件产生热就越多。产生的热量使半导体 发光器件的发光效率降低。
[0003] 因此，已经开发了抑制穿透位错中的非发光复合的技术。例如，专利文件1公开了 由于n型GaN层上的穿透位错而产生凹坑的技术(参考专利文件1的[0014]至[0016]段）。在 该技术中，使用AlGaN势垒层来填充凹坑。因此，AlGaN势垒层用作势垒，使得电子和空穴几 乎不到达穿透位错(参考专利文件1的[0016]段）。因此，该半导体发光器件表现出高的发光 效率。
[0004] 专利文件1:日本公开特许公报(特开)第2002-368269号。
[0005] W运种方式，通过研究和开发，已经提高了半导体发光器件的发光效率。然而，为 了提高发光效率，需要使电子和空穴不进一步被穿透位错俘获。

【发明内容】

[0006] 已经构思了本发明W解决现有技术中的上述问题。因此，本发明的一个目的是提 供一种其中抑制待被穿透位错俘获的电子和空穴的HI族氮化物半导体发光器件及其制造 方法。
[0007] 在本发明技术的第一方面中，提供了一种III族氮化物半导体发光器件，其包括n 型半导体层、在n型半导体层上的发光层W及在发光层上的P型半导体层。III族氮化物半导 体发光器件具有从n型半导体层延伸至P型半导体层的多个凹坑。n型半导体层包括:第一半 导体层，该第一半导体层包括凹坑的起始点；W及第二半导体层，该第二半导体层设置成与 第一半导体层相邻并包括凹坑的一部分。第一半导体层和第二半导体层中的至少之一具有 III族氮化物半导体的In渗杂层。In渗杂层的In组成比大于0且不大于0.0035。
[000引在III族氮化物半导体发光器件中，通过In渗杂来形成势垒。因此，在穿透位错附 近存在电子和空穴的可能性低。抑制了在穿透位错中的非发光复合。此外，通过In原子的表 面活性剂效应(surfactant effect)而改善了半导体层的表面平坦度。由此，获得了表现优 异发光效率的半导体发光器件。依赖于In渗杂区域，半导体发光器件的驱动电压低。
[0009]本发明技术的第二方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中n型半导体层包括n侧防静电击穿层。n侧防静电击穿层具有第一半导体层和第二半导 体层。第一半导体层是n型GaN层。第二半导体层是Ud-GaN层，即，未渗杂的GaN层。
[0010] 本发明技术的第=方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中第一半导体层和第二半导体层具有其中形成有凹坑的凹坑形成区域。该凹坑形成区域 包括通过将凹坑形成区域在厚度方向上划分成=个相等区域而获得的第一区域、第二区域 和第=区域。第一区域是距发光层最远的区域。第二区域是次于第一区域距发光层最远的 区域。第=区域是次于第二区域距发光层最远的区域。In渗杂层是第一区域。
[0011] 本发明技术的第四方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中第一半导体层和第二半导体层具有其中形成有凹坑的凹坑形成区域。凹坑形成区域包 括通过将凹坑形成区域在厚度方向上划分成=个相等区域而获得的第一区域、第二区域和 第=区域。第一区域是距发光层最远的区域。第二区域是次于第一区域距发光层最远的区 域。第=区域是次于第二区域距发光层最远的区域。In渗杂层是第二区域。
[0012] 本发明技术的第五方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中第一半导体层和第二半导体层具有其中形成有凹坑的凹坑形成区域。凹坑形成区域包 括通过将凹坑形成区域在厚度方向上划分成=个相等区域而获得的第一区域、第二区域和 第=区域。第一区域是距发光层最远的区域。第二区域是次于第一区域距发光层最远的区 域。第=区域是次于第二区域距发光层最远的区域。In渗杂层是第=区域。
[0013] 本发明技术的第六方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中In渗杂层的在厚度方向上的第一端面是包括第一半导体层中的凹坑的起始点的表面。 In渗杂层的在厚度方向上的第二端面在第二半导体层内部。第二半导体层中的In渗杂层的 厚度为100皿至200nm。第一半导体层中生长凹坑的点的深度几乎与起始点的深度相同。当 从凹坑中的典型凹坑的角度看时，凹坑可W在厚度方向上仅偏移Onm至lOnm。包括凹坑的起 始点的表面可W在厚度方向上相对于观察到的凹坑的位置仅偏移Onm至1 Onm。
[0014] 本发明技术的第屯方面设及HI族氮化物半导体发光器件的一个具体实施方案， 其中In渗杂层的在厚度方向上的第一端面是包括第一半导体层中的凹坑的起始点的表面。 In渗杂层的在厚度方向上的第二端面在第二半导体层内部。第二半导体层中的In渗杂层的 厚度为200nm至300nm。
[0015] 在本发明技术的第八方面中，提供了一种用于制造 III族氮化物半导体发光器件 的方法，该III族氮化物半导体发光器件包括n型半导体层、在n型半导体层上的发光层W及 在发光层上的P型半导体层。在制造方法中，形成从所述n型半导体层延伸至所述P型半导体 层的多个凹坑。然后，当生长半导体层时，形成第一半导体层和第二半导体层作为n型半导 体层，第一半导体层包括凹坑的起始点，第二半导体层设置成与第一半导体层相邻并包括 凹坑的一部分。此外，形成III族氮化物半导体的In渗杂层作为第一半导体层和第二半导体 层中的至少之一。In渗杂层的In组成比大于0且不大于0.0035。
[0016] 本说明书提供了一种其中抑制待被穿透位错俘获的电子和空穴的III族氮化物半 导体发光器件及其制造方法。
【附图说明】
[0017] 在结合附图考虑的情况下，参照优选实施方案的W下详细描述，本发明技术的各 种其他目的、特征和许多附带优点将变得更好理解，所W可W容易地认识到本发明的各种 其他目的、特征W及许多附带优点，其中：
[0018] 图1是示出了根据一个实施方案的发光器件的结构的简图；
[0019] 图2是示出了在根据该实施方案的发光器件中的半导体层的层状结构的简图；
[0020] 图3是用于描述在根据该实施方案的发光器件中形成的凹坑的简图；
[0021] 图4是用于描述制造根据一个实施方案的发光器件的方法的简图（1号）；
[0022] 图5是用于描述制造根据一个实施方案的发光器件的方法的简图（2号）；
[0023] 图6是示出了 In渗杂区域与总福射通量化之间的关系的图；
[0024] 图7是示出了 In渗杂区域与驱动电压Vf之间的关系的图；
[0025] 图8是示出了 In渗杂量与总福射通量化的增长率之间的关系的图；
[0026] 图9是示出了 In渗杂区域与针对ES的式验的良品率之间的关系的图；
[0027] 图10是示出了当从凹坑kl的起始点Jl向上层进行In渗杂时的膜厚度与总福射通 量Po的增长率之间的关系的图；W及
[0028] 图11是示出了当从凹坑kl的起始点Jl向上层进行In渗杂时的厚度与驱动电压Vf 的减小率之间的关系的图。
【具体实施方式】
[0029] 接下来将参考附图详细地描述作为实施例的用于制造半导体发光器件的制造方 法的具体实施方案。然而，该实施方案不应被解释为限制本发明技术。仅为了说明目的，给 出了下文所描述的半导体发光器件的层的沉积结构和电极结构，并且还可W采用与所述沉 积结构不同的其他沉积结构。附图中所示的各个层的厚度不是实际值，而是概念值。在附图 中示出了比实际尺寸大的随后描述的凹坑尺寸。
[0030] 1.半导体发光器件
[0031] 图1是示出了根据本实施方案的发光器件100的结构的简图。图2是示出了在发光 器件100中的半导体层的层状结构的简图。发光器件100是面朝上型半导体发光器件。发光 器件100具有多个HI族氮化物半导体层。
[0032] 如图1所示，发光器件100包括衬底110、低溫缓冲层120、n型接触层130、n侧防静电 击穿层140、n侧超晶格层150、发光层160、p型覆层170、p型接触层180、透明电极190、n电极 化^及9电极?1。低溫缓冲层120、11型接触层130、11侧防静电击穿层140、11侧超晶格层150、发 光层160、p型覆层170W及P型接触层180为半导体层EpUn型接触层130、n侧防静电击穿层 140 W及n侧超晶格层150为n型半导体层。P型覆层170和P型接触层180为P型半导体层。此 外，n型半导体层可W包括未渗杂有施主的Ud-GaN层。P型半导体层可W包括未渗杂有受主 的 Iid-GaN层。
[0033] 在衬底110的主表面上，按照W下顺序形成有半导体层化1:低溫缓冲层120、n型接 触层130、n侧防静电击穿层140、n侧超晶格层150、发光层160、p型覆层170W及P型接触层 180。在n型接触层130上形成有n电极Nl。在透明电极190上形成有P电极Pl。
[0034] 衬底110是生长衬底。在衬底的主表面上，通过MOCVD来形成上述半导体层。可W使 衬底的主表面变粗糖。衬底110由蓝宝石制成。除蓝宝石之外，还可W采用诸如SiCJnCKSi 和GaN的材料。
[0035] 低溫缓冲层120承接(take over)衬底110的结晶度，并且被设置成在低溫缓冲层 120上形成上层。因此，低溫缓冲层120设置在衬底110的主表面上。低溫缓冲层120由例如 AlN或feiN制成。
[0036] n型接触层130被设置成与n电极Nl建立欧姆接触。n型接触层130设置在低溫缓冲 层120上。在n型接触层130上，设置有n电极NUn型接触层130由n型GaN形成，并且n型接触层 130的Si浓度为IX IQis/cm3或更高。可替代地，为了增强与n电极Nl的欧姆接触，n型接触层 130可W由具有不同载流子浓度的多个层形成。n型接触层130的厚度为例如1000 nm且不大 于lOOOOnm。不必说，可W使用其他厚度值。
[0037] n侧防静电击穿层140用作用于防止半导体层静电击穿的防静电击穿层。n侧防静 电击穿层140形成在n型接触层130上。如图2所示，n侧防静电击穿层140包括n型GaN层141、n 型GaN 层 142、ud-GaN层14巧Pn型GaN层144。n型GaN层141的Si浓度为2.5X10"/cm3，n型GaN 层 142的Si浓度为2 X IQis/cm3至1.3 X l〇i9/cm3 ,Ud-GaN层143是未有意渗杂的GaN层(Ud-GaN 是未有意渗杂的GaN的缩写）Diid-GaN的施主例如Si的浓度为5 X 10"/cm3或更低。在n型接触 层130上形成n型GaN层141。在n型GaN层141上形成n型GaN层142。在n型GaN层142上形成Ud- GaN层143。在Ud-GaN层143上形成n型GaN层144。11型GaN层141的厚度为例如SOOnm至lOOOnm。 n型GaN层142的厚度为例如IOnm至IOOnmeiid-GaN层143的厚度为例如IOOnm至lOOOnm。!!型 GaN层144的厚度为例如IOnm至lOOnm。运些厚度值仅是示例。因此，可W使用其他值。
[0038] n侧超晶格层150是用于使施加至发光层160的应力释放的应变弛豫层。更具体地， n侧超晶格层150具有超晶格结构。n侧超晶格层150设置在n侧防静电击穿层140上。如图2所 示，通过重复地沉积层单元来形成n侧超晶格层150,通过沉积InGaN层151、GaN层152和n型 GaN层153来形成各个层单元。重复的数目为10至20。重复的数目可W是任意其他数目。 InGaN层151的厚度为例如0.3nm至IOOnmeGaN层152的厚度为例如0.3nm至10加1。11型GaN层 153的厚度为例如0.3nm至lOOnm。运些厚度值仅是示例。因此，可W使用其他值。
[0039] 发光层160通过电子与空穴的复合来发射光。发光层160形成在n侧超晶格层150 上。如图2所示，通过重复地沉积层单元来形成发光层160,通过沉积阱层161、盖层162W及 势垒层163来形成各个层单元。也就是说，发光层160具有多量子阱结构(MQW结构）。盖层162 用作保护阱层161不受热影响的保护层。具体地，保护层防止阱层161中的In升华。
[0040] 重复的数目为例如5至20。然而，不必说，重复的数目可W是任意其他数目。阱层 161为例如InGaN层。盖层162为例如GaN层。势垒层163为例如GaN层或AlGaN层。运些仅是示 例。
[0041] 阱层161的厚度为例如Inm至5皿。盖层162的厚度为例如0.2皿至1.8皿。势垒层163 的厚度为例如Inm至lOnm。运些厚度值作为实施例给出，并且可W采用落在该范围之外的 值。发光层160的总厚度为500nm至lOOOnm。不必说，可W使用任意其他的总厚度。
[0042] 在发光层160上形成有P型覆层170。如图2所示，通过重复地沉积P型InGaN层171和 P型AlGaN层172来形成P型覆层170。重复的数目为例如5至20。然而，不必说，重复的数目可 W是任意其他数目。P型InGaN层171的In组成比为0.05至0.30冲型InGaN层171的厚度为 0.2nm至5皿冲型AlGaN层172的Al组成比为0.10至0.4冲型AlGaN层172的厚度为Inm至5nm。 运些值作为实例给出，并且可W采用落在该范围之外的值。此外，P型覆层170的结构可W与 上文所述的结构不同。
[0043] 在P型覆层170上形成有P型接触层180dP型接触层180的厚度为10皿至lOOnnup型 接触层180WlX10l9/cm3至lX 1022/cm3的浓度渗杂有Mg。
[0044] 在P型接触层180上设置有透明电极190。透明电极190的材料优选地为IT0、IZ0、 10)、211〇、1'1〇2、抓1'1〇2、1'曰1'1〇2和511〇2中的任意之一。
[0045] 在透明电极190上设置有P电极PIdP电极Pl由在透明电极190上顺序沉积的Ni层和 Au层形成。不必说，可W使用任意其他结构。
[0046] 在n型接触层130上设置有n电极NUn电极Nl由在n型接触层130上顺序沉积的V层 和Al层形成。可替代地，可W W相同的方式来顺序地沉积Ti层和Al层。不必说，可W使用任 意其他结构。
[0047] 发光器件100可W包括用于保护半导体层化1的保护膜。
[004引 2.凹坑形状
[0049] 图3是示出了发光器件100的凹坑Kl的简图。发光器件100具有从n型半导体层延伸 至P型半导体层的多个凹坑Kl。图3仅示出了n型半导体层的选取部分(extracted pad)。在 形成发光器件100的半导体层化1期间，凹坑Kl形成在穿透位错Ql处。凹坑Kl从n侧防静电击 穿层140的n型GaN层142生长。也就是说，在衬底110上向上生长的穿透位错侧向地（即，在垂 直于n侧防静电击穿层140内部的穿透位错的生长方向的方向上)延伸而形成凹坑Kl。凹坑 Kl生长直到凹坑Kl到达P型接触层180为止。
[0050] 凹坑Kl从穿透位错Ql中的起始点Jl开始生长。半导体层实际具有多个凹坑K1。运 些凹坑Kl的起始点Jl位于n型GaN层142中的几乎相同的深度处。起始点Jl位于进入n型GaN 层142侧的距n型GaN层142与Ud-GaN层143之间的界面大约5皿至30皿的深度的位置处。起始 点Jl的位置通过生长条件例如生长溫度、压力或生长速率控制。特别是，起始点Jl的位置通 过从n型GaN层141的生长溫度降低n型GaN层142的生长溫度来控制。
[0051] 凹坑Kl的直径随着n侧防静电击穿层140的厚度和n侧防静电击穿层140的生长溫 度而变化。随着n侧防静电击穿层140的厚度的增大，在层140的上表面处的凹坑直径增大。 相反地，随着n侧防静电击穿层140的厚度的减小，凹坑直径减小。随着n侧防静电击穿层140 的生长溫度的增加，凹坑直径减小。相反地，随着n侧防静电击穿层140的生长溫度的降低， 凹坑直径增大。
[0052] 3.对n侧防静电击穿层进行In渗杂
[0053] 在本实施方案中，使用In来对在凹坑Kl的早期生成阶段中形成的半导体层进行渗 杂。也就是说，n侧防静电击穿层140具有In渗杂层。n侧防静电击穿层140渗杂有In的区域具 有一些变化。
[0化4] 3-1.凹坑形成区域
[0化日]如图3所示，n侧防静电击穿层140的n型GaN层142和Ud-GaN层143具有凹坑形成区 域VI，凹坑形成区域Vl是形成的多个凹坑Kl中的任意之一。凹坑Kl实际上形成为从n型半导 体层至P型半导体层。然而，本实施方案的凹坑形成区域Vl指代n型GaN层142和Ud-GaN层143 的形成有凹坑Kl的区域。也就是说，凹坑形成区域Vl包括在生成凹坑Kl的初始阶段形成的 层。在本实施方案中，In渗杂层存在于凹坑形成区域Vl的内部。
[0056] n侧防静电击穿层140的凹坑形成区域Vl实质上在厚度方向上被划分为=个相等 区域。从凹坑Kl的起始点Jl到Ud-GaN层143与n型GaN层144之间的界面J4的区域被划分为S 个相等的区域。Ud-GaN层的厚度为315nm。起始点Jl被假定成设置在距n型GaN层142与Ud- GaN层143之间的界面(在下文中，称为"IF" )15nm的位置处。因此，每个被划分的区域的厚度 为110皿。由此，凹坑形成区域Vl包括通过将凹坑形成区域Vl划分为S个相等区域而获得的 第一区域RU第二区域R2和第=区域R3。第一区域Rl是距凹坑形成区域Vl的发光层160最远 的区域。第二区域R2是次于第一区域Rl距凹坑形成区域Vl的发光层160最远的区域。第=区 域R3是次于第二区域R2距凹坑形成区域Vl的发光层160最远的区域。也就是说，第=区域R3 最接近凹坑形成区域Vl的发光层160。
[0化7] 3-2.第一方法(第一区域）
[005引在第一方法中，In渗杂层为第一区域Rl。第一区域Rl包括n型GaN层142的一部分W 及Ud-GaN层143的一部分。第一区域Rl的顶表面J2设置在距n型GaN层142与Ud-GaN层143之 间的界面IF 95nm的位置处。因此，第一区域Rl是从凹坑Kl的起始点Jl到顶表面J2的区域。 从起始点Jl渗杂In。然而，可W从n型GaN层142中起始点Jl之下的区域渗杂In。束一区域Rl 的In组成比X优选地为0<X含0.0035，并且更优选地为0.0 Ol含X含0.003。
[0化9] 3-3.第二方法(第二区域）
[0060]在第二方法中，In渗杂层为第二区域R2。第二区域R2包括Ud-GaN层143的一部分。 第二区域R2的顶表面J3设置在距n型GaN层142与Ud-GaN层143之间的界面IF 205皿的位置 处。因此，第二区域R2是从第一区域Rl的顶表面J2到第二区域R2的顶表面J3的厚度为IlOnm 的区域。第二区域R2的In组成比X优选地为0<X< 0.0035，并且更优选地为0.001 <X< 0.003。
[0061 ] 3-4.第=方法(第=区域）
[0062]在第S方法中，In渗杂层为第S区域R3。第S区域R3包括Ud-GaN层143的一部分。 第S区域R3的顶表面J4为Ud-GaN层143与n型GaN层144之间的界面。因此，第S区域R3是从 第二区域R2的顶表面J3的厚度为IlOnm的区域。第S区域R3的In组成比X优选地为0<X< 0.0035,并且更优选地为0.001含X含0.003。
[0063 ] 3-5.第四方法(从凹坑的起始点向上层进行In渗杂）
[0064] 在第四方法中，从凹坑Kl的起始点Jl向上层W恒定厚度进行In渗杂。In渗杂开始 的点是凹坑Kl的起始点Jl Jn渗杂结束的点在Ud-GaN层143内部。因此，在In渗杂层的厚度 方向上的第一端面是包括n型GaN层142中的凹坑Kl的起始点Jl的表面。在In渗杂层的厚度 方向上的第二端面在Ud-GaN层143内部。在Ud-GaN层143中的In渗杂层的厚度为IOOnm至 200nm。因此，第二端面设置在第一区域Rl或第二区域R2中。In组成比X优选地为0<X< 0.0035,并且更优选地为0.001含X含0.003。
[0065] 3-6.第五方法(从凹坑的起始点向上层的In渗杂）
[0066] 在第五方法中，与第四方法类似，从凹坑Kl的起始点Jl向上层进行比第四方法的 厚度大的恒定厚度的In渗杂。In渗杂开始的点是凹坑Kl的起始点Jl Jn渗杂结束的点在Ud- GaN层143内部。因此，在In渗杂层的厚度方向上的第一端面是包括n型GaN层142中的凹坑Kl 的起始点Jl的表面。在In渗杂层的厚度方向上的第二端面在Ud-GaN层143的内部。在Ud-GaN 层143中的In渗杂层的厚度为200nm至300nm。因此，第二端面设置在第二区域R2或第=区域 R3中。In组成比X优选地为0<X含0.0035，并且更优选地为0.0 Ol含X含0.003。
[0067] 3-7.本实施方案中的In渗杂方法
[0068]在运个方法中，在本实施方案中，n型半导体层的n侧防静电击穿层140包括n型GaN 层142(第一半导体层)和Ud-GaN层143(第二半导体层），n型GaN层142包括凹坑Kl的起始点 Jl ,Ud-GaN层143被设置成与n型GaN层142相邻并且包括凹坑Kl的一部分。n型GaN层142(第 一半导体层)和Ud-GaN层143(第二半导体层）中的至少之一具有In渗杂层。In渗杂层的In组 成比X大于0且不大于0.0035。
[0069 ] 3-8.对n侧防静电击穿层的In渗杂的效果
[0070] 如上所述，使用In来对在凹坑Kl的早期生成阶段中形成的n侧防静电击穿层140进 行渗杂，由此在凹坑Kl附近形成了势垒。因此，在凹坑Kl附近几乎不存在载流子。也就是说， 载流子存在于远离穿透位错Ql的位置。穿透位错Ql在非发光复合中起重要作用。可W通过 In渗杂来抑制非发光复合。因此，提高了发光器件100的发光效率。
[0071] 通过In渗杂来实现表面活性剂效应。运使n侧防静电击穿层140的每个层的顶表面 平坦。因此，可W形成平坦的半导体层。提高了发光器件100的发光效率。然而，在一些情况 下，由于表面活性剂效应，凹坑Kl的直径会减小。当凹坑Kl的直径减小时，驱动电压Vf因此 会增大。
[0072] 4.用于制造半导体发光器件的方法
[0073] 接下来将给出对用于制造根据本实施方案的发光器件100的方法的描述，通过使 用金属有机物化学气相沉积(MOCVD)的外延生长来形成构成半导体层的晶体。使用的载气 是氨气化2)、氮气(化)或者氨气与氮气的气体混合物化2+N2)。氨气(NH3)用作氮源。立甲基嫁 (Ga(C曲）3)用作Ga源。S甲基铜（In(C曲）3)用作In源。S甲基侣(A1(C曲）3)用作Al源。硅烷 (SiH4)用作n型渗杂剂气体。双(环戊二締基)儀(Mg(Cs曲)2)用作P型渗杂剂气体。可W使用 除W上之外的任意气体。
[0074] 4-1 .n型接触层形成步骤
[0075] 首先，在衬底110的主表面上形成低溫缓冲层120。在缓冲层120上形成n型接触层 130。在运一过程中衬底的溫度为1080°C至114(TC。
[0076] 4-2. n侧防静电击穿层形成步骤
[0077] 接下来，在n型接触层130上形成n侧防静电击穿层140。首先，通过供给硅烷(SiH4) 来形成n型GaN层141。然后，通过供给硅烷(S i此)来形成n型GaN层142。停止供给硅烷(S i此） 而形成Ud-GaN层143。然后，通过再次供给硅烷(SiH4)来形成n型GaN层144。在生长n型GaN层 141的过程中衬底的溫度为1080°C至114(TC的范围内的任意溫度，该溫度与n型接触层130 的生长溫度相同。在生长n型GaN层142、ud-GaN层143和n型GaN层144的过程中衬底的溫度为 750°C至950°C。在运一过程中，如图4所示，形成凹坑K2。伴随着半导体层的后续生长，凹坑 K2生长，形成凹坑K1。在运一方法中，形成凹坑K2的同时，形成n侧防静电击穿层140。当形成 n侧防静电击穿层140的凹坑形成区域Vl时，将S甲基铜（In(C曲)3)供给至特定区域。由此， 凹坑形成区域Vl的特定区域渗杂有In。
[0078] 4-3. n侧超晶格层形成步骤
[0079] 接下来，形成n侧超晶格层150。首先，在n侧防静电击穿层140的n型GaN层144上形 成InGaN层151。然后，在InGaN层151上形成GaN层152。在GaN层152上形成n型GaN层153。W运 种方式，重复地沉积InGaN层151、GaN层152和n型GaN层153的层单元。
[0080] 4-4.发光层形成步骤
[0081] 接下来，在n侧超晶格层150上形成发光层160。为此，重复沉积W阱层161、盖层162 和势垒层163的顺序沉积的层单元。也就是说，发光层形成步骤包括:形成阱层161的阱层形 成步骤;在阱层161上形成盖层162的盖层形成步骤；W及在盖层162上形成势垒层163的势 垒层形成步骤。重复地进行运些步骤。因此，再次在势垒层163上形成阱层161。在生长阱层 161的过程中，衬底的溫度被设定为730°C至850°C。
[0082] 4-5. P型覆层形成步骤
[0083] 接下来，在发光层160上形成P型覆层170。在此，重复地沉积P型AlGaN层171和P型 InGaNjl 172O
[0084] 4-6. P型接触层形成步骤
[0085] 接下来，在P型覆层170上形成P型接触层180。在运一过程中衬底的溫度被设定为 900°C至1050°C。由此，如图5所示，在衬底110上沉积半导体层。凹坑K1形成为从n侧防静电 击穿层140延伸至P型接触层180。
[00化]4-7.透明电极形成步骤
[0087] 接下来，在P型接触层180上形成透明电极190。
[0088] 4-8.电极形成步骤
[0089] 接下来，在透明电极190上形成P电极P1。然后，使用激光或者通过蚀刻来从P型接 触层180侧去除半导体层的一部分，W使n型接触层130露出。然后在n型接触层130的露出的 部分上形成n电极N1。可W在形成n电极Nl的步骤之前进行形成P电极Pl的步骤，或者可W在 形成P电极Pl的步骤之前进行形成n电极Nl的步骤。
[0090] 4-9.其他步骤
[0091] 除上述步骤之外，可W进行其他步骤，例如热处理步骤和绝缘膜形成步骤。通过上 述步骤，制造了图1所示的发光器件100。
[0092] 5.实验
[0093] 5-1.比较第一区域至第S区域
[0094] 接下来将描述在第一区域Rl至第S区域R3中的仅一个区域渗杂有In的情况下的 总福射通量化和驱动电压Vf。例如，在第一区域Rl渗杂有In的情况下，第二区域R2和第S区 域R3不渗杂In。
[00%]图6是示出了In渗杂区域与总福射通量化的增长率之间的关系的图。图6的纵轴表 示总福射通量化，即，在该区域未渗杂有In的情况下偏差(增加量)与总福射通量的比率。图 6左侧的第一条(Rl)是在第一区域Rl渗杂有In的情况下的总福射通量化的增长率。图6左侧 的第二条(R2)是在第二区域R2渗杂有In的情况下的总福射通量化的增长率。图6左侧的第 =条(R3)是在第=区域R3渗杂有In的情况下的总福射通量化的增长率。在上述=种情况下 In 组成比为0.003(0.3%)。
[0096] 如图6所示，在第一区域Rl渗杂有In的情况下，总福射通量Po增加（即，改善） 0.1 %。在第二区域R2渗杂有In的情况下，总福射通量化增加1.8%。在第=区域R3渗杂有In 的情况下，总福射通量化增加0.8 %。W运种方式，在第二区域R2渗杂有In的情况下，总福射 通量化增加（即，改善)最多。
[0097] 图7是示出了In渗杂区域与驱动电压Vf的减小率之间的关系的图。图7的纵轴表示 驱动电压Vf的减小率，即，在该区域未渗杂有In的情况下偏差(减小量)与驱动电压Vf的比 率。图7左侧的第一条(Rl)是在第一区域Rl渗杂有In的情况下的驱动电压Vf的减小率。图7 中左侧的第二条(R2)是在第二区域R2渗杂有In的情况下的驱动电压Vf的减小率。图7中左 侦化勺第立条(R3)是在第立区域R3渗杂有In的情况下的驱动电压Vf的减小率。因此，当驱动 电压Vf的减小率是正值时，意指驱动电压减小（即，改善）。在上述S种情况下In组成比为 0.003(0.3%)。
[009引如图7所示，在第一区域Rl渗杂有In的情况下，驱动电压Vf减小了 0.05 %。在第二 区域R2渗杂有In的情况下，驱动电压Vf增加了 0.13%。在第立区域R3渗杂有In的情况下，驱 动电压Vf增加了 0.20%。W运种方式，在第一区域Rl渗杂有In的情况下，驱动电压Vf减小 (即，改善)最多。
[0099] 为了改善总福射通量Po和驱动电压Vf两者，第一区域Rl优选地渗杂有In。另一方 面，为了改善总福射通量化，即使会稍微牺牲驱动电压Vf,第二区域R2也优选地渗杂有In。 在第=区域R3渗杂有In的情况下，总福射通量化在一定程度上得到了改善。然而，驱动电压 Vf增加得最大。
[0100] 5-2. In渗杂量
[0101] 图8是示出了 In渗杂量与总福射通量化的增长率之间的关系的图。图8的纵轴表示 总福射通量Po,即，在该区域未渗杂有In的情况下偏差(增加量)与总福射通量的比率。图8 的横轴表示In渗杂的n侧防静电击穿层（即，In渗杂区域)的In组成比。渗杂有In的区域是覆 盖第一区域Rl至第=区域R3的区域。如图8所示，在In组成比X为0<X含0.0035的情况下，增 加（即，改善）了总福射通量化。因此，In组成比X为0<X含0.0035。在In组成比X为0.0 Ol < X < 0.003的情况下，总福射通量化增加（即，改善）了0.2%或更多。In组成比X优选地为0.0 Ol < X< 0.003。
[0102] 5-3.对第四区域的In渗杂
[0103] 图9是示出了In渗杂区域与良品率之间的关系的图，良品率是在静电放电化SD)试 验中未损坏的器件的比率。图9的横轴表示In渗杂区域。图9的纵轴表示针对ESD试验的良品 率。第一区域R1、第二区域R2、第S区域R3和第四区域R4分别渗杂有In。第四区域34是11型 GaN层144。第四区域R4与Ud-GaN层143相比更靠近发光层160。
[0104] 如图9所示，在第一区域RU第二区域R2和第=区域R3中的每一个区域渗杂有In的 情况下，针对ESD试验的良品率为几乎100%。在仅第四区域R4(即，n型GaN层144)渗杂有In 的情况下，针对ES的式验的良品率为大约76%。减小了针对ES的式验的良品率。因此，第四区 域R4优选地不渗杂有In。
[0105] 5-4.对从凹坑的起始点向上层的In渗杂
[0106] 图10是示出了在对从凹坑Kl的起始点Jl向上层连续地进行In渗杂的情况下的厚 度与总福射通量化的增长率之间的关系的图。在图10中，从n型GaN层142的凹坑K1的起始点 J巧Ijud-GaN层143连续地进行In渗杂。图10的横轴表示Ud-GaN层143中In渗杂的厚度，即，从 界面IF的厚度。也就是说，当如图10的横轴的厚度为:〇 A时，n型GaN层142的凹坑形成区域 Vl渗杂有In,而Ud-GaN层143未渗杂有In。
[0107] 如图10所示，在对距在n型GaN层142与ud-GaN层143之间的界面IF最高达17化m的 Ud-GaN层143连续地进行In渗杂的情况下，总福射通量化的增长率为0.21 %。此时，第二区 域R2的一部分和第一区域Rl渗杂有In。在对距界面IF最高达250皿的Ud-GaN层143连续地进 行In渗杂的情况下，总福射通量化的增长率为0.75 %。此时，第=区域R3的一部分、第一区 域Rl和第二区域R2渗杂有In。因此，对距界面IF最高达250nm的Ud-GaN层143优选地进行In 渗杂。
[0108] 图11是示出了在从凹坑Kl的起始点Jl向上层连续地进行In渗杂的情况下的厚度 与驱动电压Vf的减小率之间的关系的图。图11的横轴与图10的横轴相同。
[0109] 如图11所示，在对距界面IF最高达17化m的Ud-GaN层143连续地进行In渗杂的情况 下，驱动电压Vf的减小率为0.20%。在对距界面IF最高达250皿的Ud-GaN层143连续地进行 In渗杂的情况下，驱动电压的减小率为-0.15%。也就是说，驱动电压的增长率为0.15%。因 此，就驱动电压Vf而言，对距界面IF最高达179nm的Ud-GaN层143优选地进行In渗杂。
[0110] 为了改善总福射通量化和驱动电压Vf两者，距界面IF最高达179皿的Ud-GaN层143 优选地进行In渗杂，也就是说，对具有n型GaN层142的凹坑Kl的区域W及距界面IF 100皿至 200nm的Iid-GaN层143的区域优选地进行In渗杂。
[0111] 为了改善总福射通量Po,即使稍微牺牲驱动电压Vf,也对距界面IF优选最高达 250皿的Ud-GaN层143连续地进行In渗杂。也就是说，对具有n型GaN层142的凹坑Kl的区域W 及距界面IF 200nm至300nm的Iid-GaN层143的区域优选地进行In渗杂。
[0112] 如上所述，总福射通量化和驱动电压Vf根据哪个区域渗杂有In而复杂地变化。运 被认为是由W下复杂纠缠的因素造成的：（1)通过In的势垒而抑制了非发光复合；W及(2) 通过In的表面活性剂效应而改善了半导体层的平坦度。
[011引 6.变化方案
[0114] 6-1.凹坑中的填充
[0115] 在本实施方案中，凹坑Kl从n侧防静电击穿层140延伸至P型接触层180。然而，当凹 坑Kl到达P型覆层170时，可W对凹坑进行填充。凹坑Kl仍形成为从n型半导体层延伸至P型 半导体层。因此，在P型半导体层的中部处可W对凹坑Kl进行填充。
[om] 6-2.发光层
[0117]在本实施方案中，通过对顺次沉积的阱层161、盖层162和势垒层163的层单元进行 重复地沉积来形成发光层160。然而，可W省略盖层162。在运种情况下，重复地沉积阱层161 和势垒层163的层单元。
[011引 6-3.倒装忍片
[0119] 在本实施方案中，发光器件100是面朝上型。然而，本实施方案的技术可应用于倒 装忍片型发光器件。
[0120] 6-4. n侧防静电击穿层
[0121] 在本实施方案中，n侧防静电击穿层140具有四层结构。然而，可W采用其他结构。n 侧防静电击穿层140可W包括包含凹坑Kl的起始点Jl的第一半导体层W及随后的第二半导 体层。
[0122] 7.本实施方案的概要
[0123] 如上所详细描述的，在本实施方案的发光器件100中，n侧防静电击穿层140渗杂有 In Jn组成比X为0<X含0.0035。由此，通过In的势垒而抑制了穿透位错Ql中电子与空穴的复 合。提高了发光器件100的总福射通量。此外，通过In的表面活性剂效应而改善了 n侧防静电 击穿层140之上的半导体层的平坦度。提高了发光器件100的总福射通量。
[0124]上文所述的实施方案仅是实例。因此，不必说，在不脱离本发明技术的范围的情况 下，可W W各种方式对实施方案进行改善或修改。层状体的沉积结构不必限于上文所示的 结构。可W自由地选择沉积结构、层的重复数目等。气相沉积方法不限于金属有机物化学气 相沉积(MOCVD)。可W使用任意其他的气相沉积方法，只要该气相沉积方法使用载气来生长 晶体即可。可W通过例如液相外延或分子束外延的另外的外延生长方法来形成半导体层。
【主权项】
1. 一种III族氮化物半导体发光器件，包括η型半导体层、在所述η型半导体层上的发光 层、在所述发光层上的Ρ型半导体层， 其中存在从所述η型半导体层延伸至所述ρ型半导体层的多个凹坑； 所述η型半导体层包括:第一半导体层，所述第一半导体层包括所述凹坑的起始点；以 及第二半导体层，所述第二半导体层设置成与所述第一半导体层相邻并且包括所述凹坑的 一部分； 所述第一半导体层和所述第二半导体层中的至少之一具有III族氮化物半导体的In掺 杂层;并且 所述In掺杂层的In组成比大于0且不大于0.0035。2. 根据权利要求1所述的III族氮化物半导体发光器件，其中所述η型半导体层包括η侧 防静电击穿层； 所述η侧防静电击穿层包括所述第一半导体层和所述第二半导体层； 所述第一半导体层是η型GaN层；以及 所述第二半导体层是ud-GaN层。3. 根据权利要求1所述的III族氮化物半导体发光器件，其中所述第一半导体层掺杂有 Si，所述第二半导体层未掺杂有Si。4. 根据权利要求1所述的III族氮化物半导体发光器件，其中所述In掺杂层的In组成比 大于0.001且不大于0.003。5. 根据权利要求1所述的III族氮化物半导体发光器件，其中所述In掺杂层起始于在所 述第一半导体层与所述第二半导体层之间的界面下方5nm至50nm的点。6. 根据权利要求1至5中的任一项所述的III族氮化物半导体发光器件， 其中所述第一半导体层和所述第二半导体层具有其中形成有所述凹坑的凹坑形成区 域； 所述凹坑形成区域包括通过将所述凹坑形成区域在厚度方向上划分成三个相等区域 而获得的第一区域、第二区域和第三区域； 所述第一区域是距所述发光层最远的区域； 所述第二区域是次于所述第一区域距所述发光层最远的区域； 所述第三区域是次于所述第二区域距所述发光层最远的区域；以及 其中所述In掺杂层是选自所述第一区域、所述第二区域和所述第三区域中的仅一个区 域。7. 根据权利要求1至5中的任一项所述的III族氮化物半导体发光器件，其中所述In掺 杂层在厚度方向上的第一端面是包括所述第一半导体层中的所述凹坑的所述起始点的表 面； 所述In掺杂层在厚度方向上的第二端面在所述第二半导体层内部；以及 所述第二半导体层中的In掺杂层的厚度为100nm至200nm。8. 根据权利要求1至5中的任一项所述的III族氮化物半导体发光器件，其中所述In掺 杂层在厚度方向上的第一端面是包括所述第一半导体层中的所述凹坑的所述起始点的表 面； 所述In掺杂层在厚度方向上的第二端面在所述第二半导体层内部；以及 所述第二半导体层中的In掺杂层的厚度为200nm至300nm。9. 一种用于制造 III族氮化物半导体发光器件的方法，所述III族氮化物半导体发光器 件包括η型半导体层、在所述η型半导体层上的发光层、在所述发光层上的p型半导体层； 其中形成从所述η型半导体层延伸至所述ρ型半导体层的多个凹坑； 形成第一半导体层和第二半导体层作为所述η型半导体层，所述第一半导体层包括所 述凹坑的起始点，所述第二半导体层设置成与所述第一半导体层相邻并包括所述凹坑的一 部分； 所述第一半导体层和所述第二半导体层中的至少之一形成为III族氮化物半导体的In 惨杂层;并且 所述In掺杂层的In组成比大于0且不大于0.0035。
【文档编号】H01L33/14GK105938863SQ201610121617
【公开日】2016年9月14日
【申请日】2016年3月3日
【发明人】斋藤义树, 坊山美乡
【申请人】丰田合成株式会社