信号接到晶体管M i。的栅极，M i。由V bp偏置的Μ 3提供电流偏置。Μ1()的漏极输出信号，经过Μ::、M13和Μ 12、]\114组成的两级反相器，输出复位信号V ，并由电容C2滤除杂波。
[0036]比较器的同相输入端V1P接收延时电路21输出的延时电压信号V delay,即V1P与延时电路21的PM0S晶体管的源极耦接在一起。比较器的反相输入端Vin通过电阻RjP C #且成的一阶滤波网络接入一设定的电压值(该设定的电压值由偏置电路23提供)，且&和C !的时间常数与延时电路21的延时时间相比，可以忽略不计。上述结合了正反馈和滤波网络的比较电路，可以有效地避免由于电源电压的波动而产生的错误的复位信号，能够实现高可靠的复位信号输出。
[0037]偏置电路23，用于为延时电路21提供第一偏置电压与第二偏置电压，同时为比较电路22提供设定的电压值输入和晶体管12与M3所需的偏置电压。偏置电路可以产生两路偏置电压，一路为施加于Mp的栅极的第一偏置电压V bd，其同时为比较器提供设定的电压值，一路为施加于Mp的栅极的第二偏置电压V bp，其同时通过电流镜结构，为比较器的12与13提供偏置电压。具体的，如图5所示，由依次串接于输入的电源电压的正负极之间的第一偏置电阻R。、第一二极管D1、第二二极管D。组成偏置电压V bd的输出电路，其中，D i和均D。正向偏置，在01与0。的耦接处输出第一偏置电压Vbd施加于PMOS晶体管Μ p的栅极。同时作为设定的电压值，通过滤波电阻R2和第二滤波电容C i组成的一阶滤波网络输入到比较器的反相输入端。利用二极管能够为Mp和比较器提供一个稳定的参考电压，同时还可以满足电路的低功耗要求。
[0038]进一步如图5所示，由依次串接于输入的电源电压的正负极之间的第二晶体管吣与第二偏置电阻&组成偏置电压V bp的输出电路，其中，M 作于饱和区，M i的栅极与漏极短接，其源极接输入的电源电压的正极avdd，在乂的漏极与R i的耦接处输出第二偏置电压Vbp施加于PM0S晶体管Mp的栅极。同时可以作为比较电路22中的晶体管^和^的偏置电压。使用二极管结构的晶体管主要是为了与比较器中的晶体管构成电流镜，为比较器提供一个稳定的偏置电流。本申请实施例的偏置电路结构简单，稳定可靠。
[0039]举例而言，当输入的电源电压avdd为1.8V时，Vbd约为0.7V，而Vbp约为1.1V。V bd接到延时电路21的Vb端，此时延时电路中的Mp管的栅极电压较低，即过驱动电压较大，等效电阻的阻值较小，但仍然可以较小的管子面积达到几十兆的阻值。如果要进一步减小版图面积，可以将Vbp接到延时电路的Vb端，此时延时电路中的Mp管的栅极电压较高，即过驱动电压较小，等效电阻的阻值较大，从而取得与前述相同的延迟时间下，可以进一步减小延时电路21中的电容C。的电容值，进而减小版图的面积。
[0040]现有技术中的上电复位电路，由于需要使用非常大的电阻和电容，导致集成电路版图增大，成本上升，不利用集成电路的小型化。在本申请的实施例中，通过采用工作于线性区的PM0S晶体管等效成的大电阻，只需配置较小的电容，就可以实现电路的延时要求。还需要注意的是，比较电路中的(^与(:2均可采用小电容，例如不大于lpF，因而不会对电路的整体的版图面积造成影响，同时还可以提高复位信号的可靠性。
[0041]图6为对本申请实施例与对比示例的仿真结果的对比示意图，图7为本申请实施例与对比不例的版图面积的不意图。下面结合图6和图7说明本申请的有效性。
[0042]为了对比本发明的效果，在本发明的实施例的基础上，将本发明中的延时电路改用集成电路中常用的高阻电阻，电路其余参数均保持不变，作为对比示例。将本申请的实施例与对比示例一起进行仿真，仿真中，取第一晶体管(即PM0S晶体管)的宽长比为20 ym/500nm，第一滤波电容C。的电容值为0.8pF，仿真结果如图6所示。调整本发明与对比示例的延时电路，使复位信号的延迟时间相同。测试中，电源电压avdd均在12 μ s时，升到最高电压1.8V，而复位信号V?t延迟到23 μ s时，由低电平跳变到高电平。
[0043]将本发明的实施例与对比示例的版图面积进行对比，如图7所示。在延迟时间相同的情况下，当以第一偏置电压Vbd施加于延时电路21时，本申请实施例的版图面积为149 X 39 μ m2，当以第二偏置电压Vbp施加于延时电路21时，本申请实施例的版图面积为134X39 μ m2，而对比示例的版图面积为320X68 μ m2，以第二偏置电压作用时的版图面积小于对比示例的1/4，显著减小了版图面积，有助于降低集成电路的成本。
[0044]本申请实施例的上电复位电路，在显著缩小版图面积的同时，能够实现稳定可靠的工作，可以广泛应用于需要系统初始化的集成电路中。与现有技术中的RC复位电路相比，由于采用了结合了滤波网络的迟滞比较器结构，不但可以解决电源毛刺造成的误触发以及系统不稳定，而且当电源缓慢上升时也能够实现准确可靠地复位。易于推广应用。
[0045]虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【主权项】
1.一种用于集成电路芯片中的上电复位电路，包括: 延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号； 比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号； 偏置电路，为所述比较电路提供设定的电压值。2.根据权利要求1所述的上电复位电路，其特征在于，所述延时电路设置为低通网络，包括第一晶体管与第一滤波电容； 所述偏置电路为所述第一晶体管提供第一偏置电压或第二偏置电压以使其工作于线性区。3.根据权利要求2所述的上电复位电路，其特征在于， 所述第一晶体管为PMOS晶体管，其源极接输入的电源电压的正极，其漏极与所述第一滤波电容的一端耦接，所述第一滤波电容的另一端接输入的电源电压的负极； 所述PMOS晶体管的栅极接所述第一偏置电压或第二偏置电压，在所述PMOS晶体管的漏极输出延时电压信号。4.根据权利要求3所述的上电复位电路，其特征在于，所述偏置电路包括依次串接于输入的电源电压的正极和负极之间的第一偏置电阻、第一二极管与第二二极管，所述第一二极管与第二二极管均正向偏置，且在它们的耦接处输出第一偏置电压。5.根据权利要求3所述的上电复位电路，其特征在于，所述偏置电路还包括依次串接于输入的电源电压的正极和负极之间的工作于饱和区的第二晶体管与第二偏置电阻，所述第二晶体管的栅极与漏极短接，在所述第二晶体管的漏极与所述第二偏置电阻的耦接处输出第二偏置电压。6.根据权利要求4所述的上电复位电路，其特征在于，以所述第一偏置电压作为所述设定的电压值。7.根据权利要求6所述的上电复位电路，其特征在于，所述比较电路包括正反馈迟滞比较器。8.根据权利要求7所述的上电复位电路，其特征在于，所述PMOS晶体管的漏极耦接于所述正反馈迟滞比较器的同相输入端，所述正反馈迟滞比较器的反相输入端通过一阶滤波网络接入所述设定的电压值。9.根据权利要求8所述的上电复位电路，其特征在于，所述一阶滤波网络包括第二滤波电容，所述第二滤波电容的电容值不大于lpF。10.根据权利要求2所述的上电复位电路，其特征在于，所述第一滤波电容包括MOS电容、Μ頂电容或MOM电容。
【专利摘要】本发明公开了一种用于集成电路芯片中的上电复位电路，包括延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；偏置电路，为所述比较电路提供设定的电压值。该上电复位电路在有效降低电路的版图面积的同时，解决了电源毛刺造成的系统不稳定的问题，且当电源缓慢上升时也能够实现可靠的复位，易于推广实施。
【IPC分类】H03K17/22
【公开号】CN105281724
【申请号】CN201510800251
【发明人】武振宇, 王宇晨, 陈建华
【申请人】锐迪科创微电子（北京）有限公司
【公开日】2016年1月27日
【申请日】2015年11月19日