专利名称：多层线路板结构的制作方法
技术领域：
本实用新型涉及一种多层线路板结构，特别是涉及一种具有无接垫盲孔(padless blind via)的多层线路板结构。
背景技术：
在现今的信息社会中，均追求高速度、高品质、多功能性的产品，而就产品外观而言，朝向轻、薄、短、小的趋势迈进。为了达到上述目的，现今许多公司均想尽各种方式缩减线路的尺寸，其中就芯片内的绕线尺寸而言，由于导入铜制作工艺的概念，因此芯片内的金属线宽可以大幅度的缩减，甚至已经进入到纳米等级的阶段。而为了缩减线路板的体积，也可以从缩减线路板的金属线路的绕线空间着手。
请参照图1，其绘示现有线路板中金属线路的立体示意图。一般而言，相邻两层的图案化金属层110、120会经由位于线路板中的镀通盲孔(platedblind via)130，使其相互间电连接，而图案化金属层110具有一盲孔接垫112(blind via pad)及一线路(trace)114，盲孔接垫112位于线路板的镀通盲孔130一端的周围，该线路114通过该盲孔接垫112与该镀通盲孔130电连接，而该镀通盲孔130的另一端则与图案化金属层120上的盲孔着陆垫(blind vialand)116电连接。
在现有线路板中的金属线路，由于会配置盲孔接垫112在线路板的盲孔的周围，因此线路板在绕线时，还必须保留部分的空间作为盲孔接垫112的配置之用，并且盲孔接垫112的体积甚大，故当另一线路要经过盲孔接垫112的周围时，必须要增加此另一线路与盲孔之间的间距。因此，在线路板的盲孔周围配置盲孔接垫112的概念为不具有效率性的线路绕线方法。
实用新型内容本实用新型的目的之一在于提出一种线路板结构，可以省去传统的盲孔接垫线路以大幅度提高线路板中线路绕线的密度。
为达成本实用新型的上述目的，提出一种多层线路板结构，至少包括一第一图案化金属层，包括至少一盲孔着陆垫(Blind Via Land)；一第二图案化金属层，包括至少一线路(trace)；一绝缘层，位于该第一图案化金属层及该第二图案化金属层之间；以及至少一镀通盲孔(Plated Blind Via)位于该绝缘层之中，该镀通盲孔于靠近该第一图案化金属层的一端连接于该盲孔着陆垫，而在靠近该第二图案化金属层的一端直接与该线路相连，其中该镀通盲孔于靠近该第二图案化金属层的一端的周围不具有盲孔接垫(Blind ViaPad)。
进一步说，本实用新型提供一种线路多层线路板结构，至少包括多个绝缘层及多个图案化金属层，而该各绝缘层分别设于该各图案化金属层之间，一镀通盲孔(Plated Blind Via)位于绝缘层中，该镀通盲孔的一端连接一盲孔着陆垫(Blind Via Land)，而另一端的周围不具有传统的盲孔接垫(BlindVia Pad)，而是直接与一线路相连。因此，可节省传统围绕于盲孔的接垫的空间，并有效增加线路板绕线的密度。
图1为现有线路板中金属线路的立体示意图；图2至图8A为本实用新型第一较佳实施例的形成线路板中金属线路的制作工艺剖面示意图；图8B为本实用新型第一较佳实施例中图8A的图案化金属层的立体示意图；图9为本实用新型第二较佳实施例的线路板中金属层的剖面示意图。
具体实施方式
第一较佳实施例请参照图2至图8A，其绘示依照本实用新型第一较佳实施例的形成多层线路板中无接垫盲孔的制作工艺剖面示意图。请先参照图2，首先要提供一线路板半成品200，具有一层板230、一盲孔着陆垫(Blind Via Land)210、及一绝缘层220，层板230比如是由多层金属层(未绘示)及多层绝缘层(未绘示)交互叠合而成，每一相邻的金属层之间配置其中一层的绝缘层，作为电隔离之用，而盲孔着陆垫210及绝缘层220位于层板230的最上层的绝缘层上，且盲孔着陆垫210为一图案化金属层的一部分。
请参照图3，在提供线路板半成品200之后，比如可以利用激光钻孔的方式、机械钻孔的方式或光刻蚀刻的方式，形成一盲孔开口222贯穿绝缘层220，盲孔开口222暴露出盲孔着陆垫210。请参照图4，接着比如可以利用溅镀的方式或无电电镀的方式，形成金属层240在绝缘层220的一表面上、盲孔开口222的孔壁上及盲孔着陆垫210上，其中金属层240的材料比如是铜、铬、镍、钛等等。
请参照图5A及图5B，其中图5B绘示一罩蔽层形成在线路板半成品上之后的上视示意图，而图5A为图5B中沿着剖面线I-I的剖面示意图。如图5A所示，在金属层240上形成一罩蔽层250，其中罩蔽层250比如是光致抗蚀剂，然后再进行光刻的步骤，以图案化罩蔽层250，使得罩蔽层250形成有覆盖部分252及暴露部份254，覆盖部分252位于金属层240上且遮蔽盲孔开口222的部分区域，而暴露部分254形成类似线路的图案且暴露出金属层240及盲孔开口222的部分区域。而在盲孔开口222上及开口盲孔222附近的暴露部分254，会随着暴露部分254愈靠近盲孔开口222的中心点224，暴露部分254在垂直于线路图案延伸方向上的宽度d会愈大。
然而，本实用新型的应用并不限于此，也可以先图案化罩蔽层250，使得罩蔽层250形成有前述的覆盖部分252及暴露部份254，然后再将罩蔽层250压合到金属层240上。
请参照图6，接着可以利用电镀的方式，形成一金属层260于罩蔽层250的暴露部分254所暴露出的金属层240上及盲孔开口222中，其中金属层260的材质比如是铜。
接着，请参照图7，去除罩蔽层250。然后，可以利用蚀刻的方式，以金属层260作为蚀刻罩蔽，去除暴露于外的金属层240，形成如图8A所示的样式。至此，便可以在线路板半成品200上形成图案化金属层290。
请参照图8A及图8B，其中图8B绘示依照本实用新型第一较佳实施例中图8A的无接垫盲孔的立体示意图。在本实施例中，图案化金属层290由金属层240、260所构成，而图案化金属层290具有线路264及镀通盲孔266，其中线路264位于绝缘层220上，镀通盲孔266位于盲孔开口222中，即镀通盲孔266通过一导电材料覆盖在盲孔着路垫210上及盲孔开口222的侧壁上所形成。图案化金属层290并未填满于盲孔开口222，即镀通盲孔266包围出一凹陷区域262，凹陷于盲孔开口222中。
另外，绝缘层220具有一盲孔周围区域228，位于绝缘层220的表面226上并紧邻盲孔222，而图案化金属层290并未完全覆盖盲孔周围区域228，仅只有图案化金属层290的线路264经过盲孔周围区域228电连接于镀通盲孔266。此外，由于线路264的图案由前述的罩蔽层250的暴露部分254所限定，因此线路264的图案会雷同于罩蔽层250的暴露部分254的图案，故在盲孔开口222上及盲孔开口222附近的线路264，会随线路264愈靠近盲孔开口222的中心点224，线路264在垂直于延伸方向上的宽度w会愈大。
如图8B所示，由于线路264可以直接与镀通盲孔266连接，故可以省去形成盲孔接垫在线路板的盲孔开口222的周围，而能够大幅度缩减线路板中线路绕线所占的空间，及大幅度增加线路板绕线的密度。
第二较佳实施例在上述的较佳实施例中，导电材料并未完全填满于盲孔开口，然而本实用新型的应用并不限于此，如图9所示，其绘示依照本实用新型第二较佳实施例的多层线路板的剖面示意图。其中若是标号与第一较佳实施例一样的，则表示此标号所代表的构件是雷同于在第一较佳实施例中此标号所代表的构件，在此便不在赘述。
请参照图9，其接续第一较佳实施例中图5的制作工艺，在形成罩蔽层250在金属层240上之后，便可以利用电镀的方式，在罩蔽层250的暴露部分254所暴露出的金属层240上及盲孔开口222中形成一金属层360，其中金属层360的材料比如是铜。在本实施例中，金属层360填满在盲孔开口222中。接下来的制作工艺，雷同于第一较佳实施例，在此便不再赘述。
综上所述，本实用新型的线路板结构，由于图案化金属层的线路可以直接与镀通盲孔连接，而省去传统在盲孔周围所设的盲孔接垫，因此可以大幅度提高线路板中线路绕线的密度。
权利要求1.一种多层线路板结构，其特征在于，至少包括一第一图案化金属层，包括至少一盲孔着陆垫(Blind Via Land)；一第二图案化金属层，包括至少一线路(trace)；一绝缘层，位于该第一图案化金属层及该第二图案化金属层之间；以及至少一镀通盲孔(Plated Blind Via)位于该绝缘层之中，该镀通盲孔于靠近该第一图案化金属层的一端连接于该盲孔着陆垫，而在靠近该第二图案化金属层的一端直接与该线路相连，其中该镀通盲孔于靠近该第二图案化金属层的一端的周围不具有盲孔接垫(Blind Via Pad)。
2.如权利要求1所述的线路板结构，其特征在于，该镀通盲孔为一填满导电材料的结构(full-filled plated blind via)。
3.如权利要求1所述的多层线路板结构，其特征在于，该镀通盲孔为仅于其靠近该第一图案化金属层的端面及其侧壁覆盖有导电材料的结构(non-full-filled plated blind via)。
4.如权利要求1所述的多层线路板结构，其特征在于，该线路在与该镀通盲孔相连接之处的线宽大于该线路远离该镀通盲孔之处的线宽。
专利摘要一种多层线路板结构，至少包括多个绝缘层及多个图案化金属层，而该各绝缘层分别设于该各图案化金属层之间，其中一镀通盲孔(Plated Blind Via)位于其中一绝缘层中，该镀通盲孔的一端连接一盲孔着陆垫(Blind Via Land)，而另一端的周围不具有传统的盲孔接垫(Blind Via Pad)而是直接与一线路相连。因此，可节省传统围绕于盲孔的接垫的空间，而有效增加线路板绕线的密度。
文档编号H05K1/11GK2641988SQ03208159
公开日2004年9月15日 申请日期2003年8月27日 优先权日2003年8月27日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司