专利名称：配线电路基板及其制造方法
技术领域：
本发明涉及配线电路基板及其制造方法。
背景技术：
作为配线电路基板的制造方法，有减去(subtractive)法、添加(additive)法及半添加(semiadditive)法。
例如，基于减去法的配线电路基板的制造方法如下进行(参照日本专利特开2002-252257号公报)。首先，在聚酰亚胺层等的基体绝缘层上通过溅射法形成金属薄膜作为密着强化层(晶种(seed)层)。此后，在金属薄膜上形成镀铜层。
之后，在镀铜层上以规定的图案涂抹光致抗蚀剂并使之干燥后，经过曝光、显影、蚀刻及光致抗蚀剂的剥离的工序而完成导体(配线)图案。
此外，基于半添加法的配线电路基板的制造方法如下进行(参照日本专利特开2002-368393号公报)。首先，在基体绝缘层上通过溅射法形成铜薄膜。之后，使预先设定的配线部分的铜薄膜曝露而形成抗电镀图案。其后，在曝露的铜薄膜上实施电解镀镍，除去抗电镀图案及抗电镀图案的形成区域的铜薄膜。由此，完成导体图案。
此外，如果在高温高湿气氛中使用如上所述制作的配线电路基板，则沿基体绝缘层和在形成了导体图案的基体绝缘层的一面上形成的覆盖绝缘层的交界面，有导体(上述为铜)的离子迁移的情况发生。在此情况下，发生作为配线形成的导体图案短路。
这里，离子迁移是指在产生电场的状态下水分作为媒体，金属离子(上述为铜离子)移动的现象。
发明内容
本发明的目的在于，提供一种在高温高湿气氛中也能够充分防止导体的离子迁移的配线电路基板及其制造方法。
(1)本发明的一个方面的配线电路基板，包括绝缘层，和在绝缘层的单面上或双面上设置的具有规定图案的导体层，在设置了导体层的绝缘层的表面上，使除去导体层的区域粗糙化。
在本发明的配线电路基板中，在设置了导体层的绝缘层的表面上，使除去导体层的区域粗糙化而在绝缘层上形成凹凸。由此，在高温高湿气氛中从，导体层溶出的金属离子的移动被绝缘层的凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该表面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
(2)导体层包含与绝缘层接触而设置的金属薄膜层亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。
(3)除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上亦可。由此，在高温高湿气氛中也充分防止导体层的离子迁移。
(4)导体层包含与绝缘层接触而设置的金属薄膜层，除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。此外，由于除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上，在高温高湿气氛中也充分防止导体层的离子迁移。
(5)绝缘层具有可挠性亦可。在此情况下，制作具有可挠性的配线电路基板。由此，制作的配线电路基板能够在电子机器及信息相关机器等各种领域中使用。
(6)本发明的其它方面的配线电路基板的制造方法，包括在绝缘层的单面上或双面上形成具有规定图案的导体层的工序，和在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化的工序。
在该发明的配线电路基板的制造方法中，在绝缘层的单面上或双面上形成具有规定图案的导体层，在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化。
由此，通过在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化，而在绝缘层上形成凹凸。由此，在高温高湿气氛中从导体层溶出的金属离子的移动被绝缘层凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
(7)使除去导体层的区域粗糙化的工序包括通过湿蚀刻法、湿鼓风(wet blast)法或干蚀刻法使位于除去导体层的区域的绝缘层粗糙化的工序亦可。
这样，在使除去导体层的区域的绝缘层粗糙化的同时，根据绝缘层的材料和导体层的材料等，通过选用湿蚀刻法、湿鼓风法或干蚀刻法而能够使位于除去导体层的区域的绝缘层粗糙化。
(8)形成具有规定图案的导体层的工序包括金属薄膜层与绝缘层的单面或双面连接而形成含有金属薄膜层的导体层的工序亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。
根据本发明，通过在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化，而在绝缘层上形成凹凸。由此，在高温高湿气氛中从导体层溶出的金属离子的移动被绝缘层凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
图1是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图2是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图3是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图4是表示第一实施例及第一比较例的配线电路基板的模式截面图。
具体实施例方式
以下，说明本发明的一个实施方式的配线电路基板及其制造方法。在以下的说明中，配线电路基板是指例如具有可挠性(flexible)的配线电路基板(可挠性配线电路基板)。
图1～图3是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
如图1(a)所示，准备厚度为5～50微米的基体绝缘层1和具有规定厚度的金属薄膜层(晶种层)2构成的积层体。此基体绝缘层1具有可挠性。其中，基体绝缘层1的厚度优选为10～30微米。
接下来，如图1(b)所示，在金属薄膜层2的一个表面侧(以下称作上表面侧)形成例如由感光性树脂等构成的抗电镀层3。此外，如图1(c)所示，对抗电镀层3以规定的图案实施曝光处理和显影处理。由此，具有规定图案的抗电镀层3在金属薄膜层2上形成。由此，配线图案部分的金属薄膜层2曝露于外部。
其中，抗电镀层3亦可由能够在金属薄膜层2上形成规定图案的感光性树脂以外的其它材料形成。
接着，如图2(d)所示，通过电镀在曝露于外部的金属薄膜层2上形成金属镀层4。金属镀层4可以使用例如镍、铜、金或焊锡。
此外，如图2(e)所示，在除去抗电镀层3的同时，除去抗电镀层3的形成区域的金属薄膜层2。由此，如图2(f)所示，形成由金属薄膜层2和金属镀层4构成的图案HP。该导体图案HP的厚度优选为5～30微米，更优选为5～15微米。导体图案HP形成到充分薄时，制作的配线电路基板具有可挠性。
这里，本实施方式如图3(g)所示，对没有形成导体图案HP的区域S的基体绝缘层1的上表面侧进行粗糙化处理。作为粗糙化处理的方法，例如有使用酸性或碱性液体的湿蚀刻法或湿鼓风法。此外，还有溅射法或等离子蚀刻法等干蚀刻法。
粗糙化处理后的区域S的表面粗糙度优选为0.1微米以上0.5微米以下。这里的表面粗糙度以“JIS(日本工业标准)B 0601”的表面粗糙度(Ra)为基准。
接下来，如图3(h)所示，在基体绝缘层1和导体图案HP的上表面侧形成覆盖绝缘层5。覆盖绝缘层5的厚度优选为3～30微米，更优选为5～30微米。
由此，本实施方式的配线电路基板10完成。
在上述配线电路基板10中，在基体绝缘层1与导体图案HP之间及导体图案HP与覆盖绝缘层5之间，根据需要加入粘着剂层亦可。在此情况下，粘着剂层的厚度优选为5～50微米，更优选为10～20微米。
此外，配线电路基板10的导体图案HP具有金属薄膜层2和金属镀层4的双层构造，具有导体图案HP的单层构造亦可，具有双层以上的多层构造亦可。
以上说明了通过半添加法形成导体图案HP，不限于此，导体图案HP通过添加法或减去法形成亦可。
在本实施方式的配线电路基板10中，在设置了导体图案HP的基体绝缘层1的表面上，通过使除去导体图案HP的区域S粗糙化，在基体绝缘层1上形成凹凸。由此，在高温高湿气氛中，从导体图案HP溶出的金属离子(铜离子)的移动被基体绝缘层1的凹凸限制。特别是，是本实施方式中，在设置了导体图案HP的基体绝缘层1的表面上，由于设置了覆盖该表面的覆盖层5，所以提高基体绝缘层1和覆盖层5之间的密着性，进一步限制金属离子的移动。其结果是，在高温高湿气氛中也充分防止导体图案HP的离子迁移。
如上所述，在本实施方式中，导体图案HP包含与基体绝缘层1连接设置的金属薄膜层2。在此情况下，通过金属薄膜层2，容易在基体绝缘层1的单面上或双面上形成金属镀层4。
此外，上述中除去导体图案HP的区域S的基体绝缘层1的表面粗糙度优选为0.1微米以上。在此情况下，在高温高湿气氛中也更充分防止导体层的离子迁移。
其中，上述中除去基体绝缘层1的上面侧的区域S的区域，即不对导体图案HP的形成区域进行粗糙化处理。由此，由于在基体绝缘层1和导体图案HP之间的界面不存在凹凸，所以降低导体图案HP表面的电信号的传达损失。
此外，在基体绝缘层1的上表面侧及下表面侧形成导体图案HP的情况下，位于上表面侧和下表面侧的导体图案HP之间的基体绝缘层1用作电容器。这里，如果基体绝缘层1和导体图案HP之间的界面存在凹凸，则静电容量值产生偏差。其结果是，配线电路基板10的设计变得困难。
与此相对，在如上所述的本实施方式的配线电路基板10中，由于基体绝缘层1和导体图案HP之间的界面不存在凹凸，所以基体绝缘层1的静电容量值不产生偏差。其结果是，配线电路基板10的设计变得容易。
在本实施方式中，在基体绝缘层1上形成作为导体图案HP的一部分的金属薄膜层2。一般地，在如上所述的半添加法中，为形成导体图案HP的金属镀层4而在基体绝缘层1上形成金属薄膜层2。
在本实施方式的配线电路基板10中，由于在导体图案HP之间的基体绝缘层1上形成有凹凸，所以溶出的金属离子的移动被绝缘层1上的凹凸防止。其结果是，充分防止导体图案HP的离子迁移的发生。
因此，本发明特别适用于具备金属薄膜层2作为导体图案HP的结构的配线电路基板10。
在本实施方式的配线电路基板中，导体图案HP相当于导体层。
实施例以下，基于上述配线电路基板及其制造方法制作第一实施例和第一比较例的配线电路基板。
图4是表示第一实施例和第一比较例的配线电路基板的模式截面图。图4(a)表示第一实施例的配线电路基板10，图4(b)表示第一比较例的配线电路基板20。
在制作第一实施例的配线电路基板10时，与上述同样地通过半添加法形成导体图案HP。以下详细说明。
首先，准备厚度为25微米的聚酰亚胺树脂薄膜作为基体绝缘层1。之后，在基体绝缘层1的上表面侧通过连续溅射形成镍的溅射膜和铜的溅射膜的双层金属膜。这里，镍的溅射膜的厚度为30nm，铜的溅射膜的厚度为200nm。
接下来，在金属薄膜层2的上表面侧，形成由感光性树脂构成的抗电镀层3。之后，对抗电镀层3以规定的图案进行曝光处理和显影处理。由此，在金属薄膜层2上形成了具有规定图案的抗电镀层3。
接着，通过电解电镀在曝露于外部的金属薄膜层2上形成厚度为10微米的镀铜层作为金属镀层4。之后，在除去抗电镀层3的同时，除去抗电镀层3的形成区域的金属薄膜层2。
由此形成由金属薄膜层2和金属镀层4构成的导体图案HP。
其后，对没有形成导体图案HP的区域S的基体绝缘层1的上表面侧进行粗糙化处理。粗糙化处理通过等离子蚀刻进行。
等离子装置使用APS公司制的PWB-4。处理条件为设定频率为40kHz，气体比为氧气与氩气的比率为50％∶50％。此外，设定压力为200mTorr、功率为3000W、电极温度为45℃。
上述粗糙化处理的结果是基体绝缘层1的区域S的表面粗糙度为0.1微米。其中，此表面粗糙度以“JIS(日本工业标准)B 0601”的表面粗糙度(Ra)为基准。
最后，在基体绝缘层1和导体图案HP的上表面侧经由厚度为15微米的粘着剂层，粘贴厚度为25微米的聚酰亚胺树脂胶片作为覆盖绝缘层5。由此，第一实施例的配线电路基板10完成。
第一比较例的配线电路基板20在以下方面与第一实施例的配线电路基板10不同。如图4(b)所示，在第一比较例的配线电路基板20中，不对基体绝缘层1的上表面侧的区域S实施粗糙化处理。
(评价)第一实施例和第一比较例的配线电路基板10、20分别在温度为60℃、湿度为95％的气氛中，保持施加30V电压的状态，伴随时间的流逝测定导体图案HP之间的绝缘阻抗值的变化。测定使用爱斯佩克(Espec)公司制的离子迁移评价系统。
在上述高温高湿气氛中，第一实施例和第一比较例的初始绝缘阻抗值同为1×109Ω。
第一实施例的导体图案HP之间的绝缘阻抗值经过1000小时还在1×108Ω以上。与此相对，第一比较例的导体图案HP之间的绝缘阻抗值经过100小时在1×106Ω以下，产生绝缘不良。
由此结果可知，通过对基体绝缘层1的上表面侧的区域S进行粗糙化处理，从导体图案HP溶出的金属离子(铜离子)的移动被基体绝缘层1的凹凸限制，防止导体图案HP引起的离子迁移的发生。特别是，在设置了导体图案HP的基体绝缘层1的表面上，由于设置了覆盖其表面的覆盖层5，所以提高基体绝缘层1和覆盖层5之间的密着性，进一步限制金属离子的移动。
权利要求
1.一种配线电路基板，其特征在于，包括绝缘层，和在所述绝缘层的单面上或双面上设置的具有规定图案的导体层，其中，在设置了所述导体层的所述绝缘层的表面上，使除去所述导体层的区域粗糙化。
2.根据权利要求1所述的配线电路基板，其特征在于所述导体层包含与所述绝缘层连接地设置的金属薄膜层。
3.根据权利要求1所述的配线电路基板，其特征在于在除去所述导体层的区域的所述绝缘层的表面粗糙度在0.1微米以上。
4.根据权利要求1所述的配线电路基板，其特征在于所述导体层包含与所述绝缘层连接地设置的金属薄膜层，在除去所述导体层的区域的所述绝缘层的表面粗糙度在0.1微米以上。
5.根据权利要求1所述的配线电路基板，其特征在于所述绝缘层具有可挠性。
6.一种配线电路基板的制造方法，包括在绝缘层的单面上或双面上形成具有规定图案的导体层的工序，和在设置了所述导体层的所述绝缘层的表面上，使除去所述导体层的区域粗糙化的工序。
7.根据权利要求6所述的配线电路基板的制造方法，其特征在于使除去所述导体层的区域粗糙化的工序包含通过湿蚀刻法、湿鼓风法或干蚀刻法而使位于除去所述导体层的区域的绝缘层粗糙化的工序。
8.根据权利要求6所述的配线电路基板的制造方法，其特征在于形成具有所述规定的图案的导体层的工序包括使金属薄膜层与绝缘层的单面或双面连接而形成含有金属薄膜层的导体层的工序。
全文摘要
准备由基体绝缘层和金属薄膜层(晶种层)构成的积层体。在金属薄膜层的上表面侧，使抗电镀层形成规定的图案。通过电镀在曝露于外部的金属薄膜上形成金属镀层。其后，在除去抗电镀的同时，除去抗电镀形成区域的金属薄膜层。由此，形成由金属薄膜层及金属镀层构成的导体图案。对未形成导体图案的区域的基体绝缘层的上表面侧进行粗糙化处理。在基体绝缘层及导体图案的上表面侧形成覆盖绝缘层。由此，配线电路基板完成。
文档编号H05K3/02GK1805653SQ20051012433
公开日2006年7月19日 申请日期2005年11月28日 优先权日2004年11月26日
发明者大川忠男, 本上满, 小田高司 申请人:日东电工株式会社