专利名称：制造印刷电路板的方法和使用该方法制造的印刷电路板的制作方法
技术领域：
与示例性实施例一致的方法和装置涉及ー种印刷电路板(PCB)，更具体地讲，涉及一种制造具有一体地形成的通孔和精细电路的PCB的方法以及ー种使用该方法制造的PCB。
背景技术：
近年来，随着电子产业的快速发展，已开发了涉及电子装置和电路板的各种技木。具体地讲，根据电子产品轻质、薄、短且小的趋势，PCB已呈现出精细间距并变得小且薄。根据如上所述的技术趋势，使用激光沟槽加工方法或压印方法一体地形成层间导电通孔和精细电路，在韩国专利登记号10-1109323中对此进行了公开。在如上所述并且在图1中示出的制造方法中，形成图案(SlO)，执行非电解镀铜(S20)和电解镀铜(S30)，并且执行平面化工艺(S40)，以在PCB中形成通孔和精细电路。在下文中，将详细描述根据现有技术的相应的方法的步骤。图2A至图2D示出了制造具有一体地形成的通孔和精细电路的PCB的现有技术的LTP方法，图3A至图3D示出了制造具有一体地形成的通孔和精细电路的PCB的现有技术的压印方法。在LTP方法中，如图2A至图2D所示，使用诸如准分子激光器的精细电路形成装置来去除介电层的将要形成有电路图案的表面以形成图案(图2A)，执行镀铜(图2B和2C)以形成金属层，并且执行平面化工艺(图2D)以完成电路。在压印方法中，如图3A至图3D所示，在处于压纹状态的模具中形成将形成在基板处的电路图案，并且压纹的模具挤压基板的介电层以转印电路(图3A)。接着，执行镀铜(图3B和图3C)以形成金属层，并执行平面化工艺(图3D)以完成电路。然而，在以一体的方式在PCB形成通孔和精细电路的现有技术的LTP方法中，去除将要形成有精细电路图案的部分，这增加了用于大尺寸PCB的处理时间。在以一体的方式在PCB形成通孔和精细电路的现有技术的压印方法中，以压纹的状态形成具有通孔和精细电路的高价模具，这增加了制造和加工成本。另外，由于施加到模具的高压カ可能会导致高价模具的寿命缩短。此外，在将空气捕获在模具的粗糙部分中的情况下，可能会出现缺陷。另外，在LTP方法和压印方法这两种方法中，需要镀铜エ艺来形成金属层，这可以导致镀铜缺陷，从而限制了生产率。
发明内容
提供示例性实施例以解决上述问题，并且示例性实施例提供了一种制造具有一体地形成的通孔和精细电路的PCB的方法，而无需镀Cuエ艺来形成另外的金属层。
根据示例性实施例的ー个方面，提供了一种制造电路板的方法，该方法包括(a)提供由导电材料制成的基板；(b)对基板的除了将形成有至少ー个通孔的区域之外的第一表面进行蚀刻；(C)对基板的蚀刻后的第一表面的区域进行蚀刻，在该区域中将形成第一电路图案的绝缘部分；(d)将第一绝缘层堆叠在通过操作(b)和操作(C)中执行蚀刻而形成的空间内；(e)研磨基板的第二表面，以使第一绝缘层与第一电路图案一起暴露在外，从而形成电路板。操作(b)可以包括(bl)将光致抗蚀层涂覆到基板的第一表面；(b2)曝光并显影将形成有所述至少一个通孔的第一光致抗蚀层；(b3)使用第一光致抗蚀层蚀刻第一表面。操作(b)还可以包括(b4)去除第一光致抗蚀层。操作(C)可以包括(Cl)将第二光致抗蚀层涂覆到基板的蚀刻后的第一表面；(c2)曝光井显影将形成有第一电路图案的第二光致抗蚀层；(c3)使用第二光致抗蚀层对蚀刻后的第一表面进行蚀刻。
在操作(Cl)，第二光致抗蚀层可以由干膜抗蚀剂(DFR)或者电沉积光阻剂(EDPR)形成。在操作(c2)，第二光致抗蚀层可以使用激光直接成像(LDI)而被曝光。操作(c)还可以包括(c4)去除第二光致抗蚀层。在操作(d)，第一介电层可以由半固化片形成。制造电路板的方法还可以包括(f)在基板的在通过操作(b)和操作(C)中执行蚀刻而形成的空间内堆叠有第一绝缘层的第一表面上形成第二电路图案。在操作(f)，可以使用从由封孔エ艺、全板/线路电镀エ艺、半加成エ艺、改良型半加成エ艺、高阶改良型半加成エ艺和全加成エ艺组成的组中选择的任意一种エ艺来形成第ニ电路图案。操作(f)可以包括当形成第二电路图案时，在基板的形成有第一电路图案的面上完全形成第五光致抗蚀剂。在制造电路板的方法中，可以将电路板和至少ー个具有相同结构的另ー电路板结合以形成多层电路板。制造电路板的方法还可以包括对第二表面和在通过操作(b)和操作(C)中执行蚀刻而形成的空间内堆叠有第一绝缘层的第一表面中的至少ー个表面执行表面保护处理。执行表面保护处理的步骤可以包括形成图案化的光阻焊(PSR)保护层，以执行表面保护处理。根据另ー示例性实施例的ー个方面，提供了一种制造电路板的方法，该方法包括(a)提供由导电材料制成的基板；(b)对基板的除了将形成有至少ー个通孔的区域之外的第一表面进行蚀刻；(C)对基板的蚀刻后的第一表面的区域进行蚀刻，在该区域中将形成第一电路图案的绝缘部分；(d)将第一绝缘层堆叠在通过操作(b)和(C)中执行蚀刻而形成的空间内；(e)在操作(d)之后，将第一导电层堆叠在基板的第一表面上；(f)在操作(e)之后，蚀刻基板的第一表面和第二表面，使得第一绝缘层与第一电路图案一起暴露在外；(g)在第一导电层形成第二电路图案。在操作(g)，可以使用从由封孔エ艺、全板/线路电镀エ艺、半加成エ艺、改良型半加成エ艺、高阶改良型半加成エ艺和全加成エ艺组成的组中选择的任意ー种来形成第二电路图案。操作(g)可以包括在形成第二电路板之前，在基板的形成有第一电路图案的第一表面上形成第五光致抗蚀剂。根据示例性实施例的又一方面，提供了ー种使用如上所述的方法制造的PCB。
通过以下结合附图的详细描述，将更加清楚地理解上述和其他方面，其中图1是示出了制造具有一体地形成的通孔和精细电路的PCB的现有技术的方法的流程图；图2A至图2D示出了基于激光沟槽加工(LTP)制造具有一体地形成的通孔和精细电路的PCB的现有技术的方法；图3A至图3D示出了基于压印方法制造具有一体地形成的通孔和精细电路的PCB的现有技术的方法；图4A至图41不出了根据不例性实施例的制造具有通孔和精细电路的PCB的方法；图5是示出了图4A至图41的方法的流程图；图6A至图6D不出了根据基于减成法的另一不例性实施例的形成具有通孔和精细电路的两层PCB的第二精细电路的方法；图7A至图7D示出了根据基于加成法的另ー示例性实施例的形成具有通孔和精细电路的PCB的第二精细电路的方法；图8是示出了图6A至图6D和图7A至图7D的流程图；图9A至图9E示出了图6A至图6D的方法的另ー实施例；图10是示出了图9A至图9E的方法的流程图；图1lA至图1lC和图12A至图12C示出了根据又ー示例性实施例的制造具有通孔和精细电路的四层PCB的方法；以及图13是示出了图1lA至图1lC和图12A至图12C的方法的流程图。
具体实施例方式在下文中，将參照附图详细地描述示例性实施例，使得本发明构思所属领域的普通技术人员可以容易地实现示例性实施例。然而，应该注意的是，这些实施例只是出于说明性的目的并且发明构思的范围不受所示的实施例的限制。另外，为了清楚地描述发明构思，附图中省略了与示例性实施例的描述无关的部分，相同的标号将在整个说明书中用来表示相同或相近的部件。第一示例性实施例图4A至图41和图5不出了根据第一不例性实施例的制造具有通孔和精细电路的PCB的方法。如图5所示,制造根据第一示例性实施例的具有通孔和精细电路的PCB的方法包括如下的操作。提供由导电材料制成的基板(S100)。对基板的除了将要形成有通孔的区域之外的第一表面进行蚀刻(S200)。在蚀刻区域中，对将形成第一精细电路图案的绝缘部分的区域执行另ー蚀刻(S300)。将介电层堆叠在通过操作S200和S300中的选择性蚀刻形成的空间内(S400)。研磨基板的与第一表面背对的第二表面以暴露介电层，并且将所述第二表面堆叠在通过操作S200和S300中的选择性蚀刻形成的空间内(S500)。针对基板的堆叠有介电层的第一表面和基板的已研磨的第二表面中的至少ー个执行表面保护处理(S600)。在下文中，将參照图4A至图41和图5详细地描述上述方法。如图5所示，根据第一示例性实施例的制造具有通孔和精细电路的PCB的方法以提供由导电材料制成的基板开始(S100)。通常，使用由绝缘材料制成的基板形成通孔和精细电路。然而，如图4A所示，使用由导电材料制成的基板100来形成通孔和精细电路。因此，根据第一示例性实施例的制造方法可以省略现有技术中不可缺少的镀铜エ艺。基板100可以由诸如金(Au)、银(Ag)或铜(Cu)的导电材料制成。优选的但不是必须的，根据电导率和生产率，基板100由Cu制成。一旦提供了基板100，除了将形成有通孔101的表面中的区域之外，对基板100的表面进行初次蚀刻，使得通孔101以凸起的形状突出，并且通过蚀刻去除表面中的其他区域(S200)。更详细地说，初次蚀刻操作(S200)包括将第一光致抗蚀层110涂覆到基板100的第一表面(S210);对应于将形成有通孔101的图案曝光并显影第一光致抗蚀层110(S220);使用第一光致抗蚀层110初次蚀刻暴露在外面的第一表面(S230);在初次蚀刻之后去除第一光致抗蚀层110的剩余物(S240)。參照图4B和图4C，在提供基板100之后，将第一光致抗蚀层110涂覆到基板100的第一表面，第一光致抗蚀层110可以由诸如干膜抗蚀剂(DFR)或液态光阻剂(LPR)的光致抗蚀剂形成。通过使用与将形成有通孔101的图案对应的掩模图案(未示出)或激光直接成像(LDI)对第一光致抗蚀层110进行曝光来图案化第一光致抗蚀层110。接着，使用显影溶液使部分曝光的第一光致抗蚀层110显影，以去除第一光致抗蚀层110的正性部分(即，第一光致抗蚀层110的被光曝光的部分)，或去除第一光致抗蚀层110的负性部分(即，第一光致抗蚀层110的没有被光曝光的部分)。结果，将第一光致抗蚀层110图案化(图 4B)。在将第一光致抗蚀层110图案化之后，基板100的除了将形成有通孔101的区域之外的第一表面作为导电基板100的ー个表面暴露在外，并且通过蚀刻去除导电基板100的向外暴露的部分。结果，基板100的结构为只有通孔101以凸起的形状突出(图4C)。接着，通过剥离去除第一光致抗蚀层110。參照图5，根据第一示例性实施例的制造方法的下一歩操作是对应于第一精细电路图案的绝缘区域二次蚀刻基板的第一表面的一部分，即，基板100的被初次蚀刻的表面(S300)。更详细地说，二次蚀刻操作(S300)包括在基板的被初次蚀刻的表面上形成第二光致抗蚀层120(S310);对应于将形成有第一精细电路的图案曝光并显影第二光致抗蚀层120(S320);通过第二光致抗蚀层120 二次蚀刻暴露在外的第一表面(S330);以及在二次蚀刻之后，去除第二光致抗蚀层120的剩余物(S340)。參照图4D至图4F，二次蚀刻操作将如下所述。首先，通过电沉积将第二光致抗蚀层120涂覆到基板的通孔101突出所在的第一表面(图4D)。第二光致抗蚀层120可以由诸如DFR或者LPR的光致抗蚀剂形成。另外，第二光致抗蚀层120可以由电沉积光阻剂(EDPR)形成。具体地讲，当使用EDPR时，可以将第二光致抗蚀层120均匀地涂覆到各个突出的通孔101的侧面。另外，可以通过控制施加的电压、温度和时间来调节第二光致抗蚀层120的厚度。因此，优选的但不是必需的，使用EDPR将第二光致抗蚀层120涂覆到基板。接下来，对第二光致抗蚀层120进行曝光和显影的曝光和显影エ艺(S320)将各自描述如下。可以使用掩模图案(未示出)或者在没有另外的掩模的情况下使用LDIエ艺执行曝光エ艺。具体地讲，LDIエ艺是基于计算机中存储的数据向期望的部分照射激光使得该期望的部分能够被曝光的エ艺。可以向与第一精细电路图案对应的部分照射激光，使得可以对该部分进行曝光。具体地讲，当使用LDIエ艺对第二光致抗蚀层120曝光吋，不必提供另外的掩模，从而实现在高速度下具有高分辨率的精细电路，并且防止因曝光后掩模上的异物导致的缺陷的存在。因此，优选的但不是必需的，使用LDIエ艺来执行曝光。后续エ艺(S卩，显影エ艺)执行如下。按照与使用第一光致抗蚀层110形成通孔·101的方法相同的方式使第二光致抗蚀层120显影，以去除第二光致抗蚀层120的正性部分(即，第二光致抗蚀层120的被光曝光的部分)，或者去除第二光致抗蚀层120的负性部分(即，第二光致抗蚀层120的没有被光曝光的部分)。结果，将第二光致抗蚀层120图案化(图4E)。在将第二光致抗蚀层120图案化之后，与精细电路图案的绝缘部分对应的区域暴露在外，并且精细电路图案的被暴露的绝缘部分通过蚀刻至少去除了精细电路图案的厚度。结果，与第一精细电路图案对应的部分形成在基板处(图4F)。接着，在将第二光致抗蚀层120图案化之后，同样通过剥离去除第二光致抗蚀层120的剩余物。參照图5，根据第一示例性实施例的制造方法的下一歩操作是将第一介电层160堆叠在由初次蚀刻和二次蚀刻形成的空间内(S400)。參照图4G至图41，将第一介电层160堆叠在通过初次蚀刻形成的没有被通孔101占据的空间以及通过二次蚀刻形成的与第一精细电路图案的绝缘部分对应的空间中。将第一介电层160至少堆叠到每个通孔的高度以形成无芯板(见图4G)。优选的但不是必需的，根据耐热性、铜膜粘附カ和高介电常数使用半固化片(prepreg)作为第一介电层160，其中，通过将可热固化树脂渗透到玻璃纤维中以半硬化态形成半固化片。參照图5，根据第一示例性实施例的制造方法的下一歩操作是研磨基板100的第ニ表面，以使第一精细电路图案的通过第一介电层160形成的绝缘部分暴露在外(S500)。完全蚀刻基板100的与堆叠有第一介电层160的第一表面背对的第二表面。可选择地，可以通过化学机械抛光或者各种机械研磨(喷射洗漆(jet scrub)、抛光研磨(buffgrinding)、陶瓷研磨等)来执行平面化工艺。作为平面化工艺的结果，填充第一精细电路图案的绝缘部分的第一介电层160暴露在外面，因此，第一精细电路图案以第一精细电路具有预定图案的状态形成在基板的第ニ表面(图4H)。根据第一示例性实施例的制造方法的下ー步骤是针对基板的堆叠有第一介电层160的第一表面和基板100的被研磨的第二表面中的至少ー个表面执行表面保护处理(S600)。通过将光阻焊剂(PSR) 200涂覆到基板100的第一表面和第二表面中的至少ー个并且将PSR曝光和显影以形成PSR保护层来实现表面保护处理，其中，在PSR保护层中除了将被焊接的区域之外的第一表面和第二表面中的至少ー个表面被图案化。PSR图案可以用作耐镀剂，使得仅针对将连接到另一基板或芯片的部分执行镀覆(见图41)。另外，当结合PCB (每个PCB是使用根据第一示例性实施例的制造方法制造的)以形成多层板时，电路层的表面可以是经过处理的用来増大与第一介电层160(例如，半固化片)的层间接触力的黑色氧化物。第二示例性实施例根据第二示例性实施例，提供了制造两层PCB的方法，其中，电路图案形成在PCB的两个表面。 图6A至图6D示出了根据基于减成法的第二示例性实施例在具有在第一示例性实施例中形成的通孔和精细电路的PCB上形成另一精细电路图案的方法，图7A至图7D示出了根据基于加成法的第二示例性实施例在具有在第一示例性实施例中形成的通孔和精细电路的PCB上形成另一精细电路图案的方法，图8是示出了图6A至图6D和图7A至图7D的流程图。第ニ精细电路图案可以使用减成法或者加成法来形成。减成法是蚀刻除了将形成有电路图案的部分之外的Cu膜堆叠板以在PCB上形成电路图案的方法。减成法的示例包括封孔エ艺和全板/线路电镀エ艺(panel/patternprocess)。将如下简要地描述封孔エ艺。在封孔エ艺中，顺序地执行非电解镀覆和电解镀覆，涂覆光致抗蚀剂，并曝光和显影光致抗蚀剂以形成图案。接着，使用掩模蚀刻已图案化的光致抗蚀剂，并通过剥离来去除光致抗蚀剂。结果，形成电路图案。将如下简要地描述全板/线路电镀エ艺。在全板/线路电镀エ艺中，顺序地执行非电解镀覆和电解镀覆，涂覆光致抗蚀剂，并曝光和显影光致抗蚀剂以形成图案。接着，执行电解镀覆以得到具有图案的镀覆部分，并通过剥离和蚀刻来去除光致抗蚀剂。结果，形成电路图案。加成法是通过镀覆在介电层上形成电路图案的方法。加成法的示例包括半加成エ艺(在下文中，称为“SAP”)、改良型半加成エ艺(在下文中，称为“MSAP”)、高阶改良型半加成エ艺(在下文中，称为“AMSAP”)和全加成エ艺(在下文中，称为“FAP”)。SAP,MASP和AMSAP是相似的方法。将如下简要地描述SAPMASP和AMSAP。在SAP、MASP和AMSAP中，执行非电解镀覆，涂覆光致抗蚀剂，并曝光和显影光致抗蚀剂以形成图案。接着，执行电解镀覆以得到具有图案的镀覆部分，并通过剥离和蚀刻来去除光致抗蚀齐U。结果，形成电路图案。将如下简要地描述FAP。在FAP中，涂覆光致抗蚀剂，并曝光和显影光致抗蚀剂以形成图案。接着，针对已图案化的光致抗蚀剂执行非电解镀覆，以形成电路图案。如图8所示，根据第二示例性实施例的通过形成第二精细电路图案制造两层PCB的方法，与根据第一示例性实施例的直到研磨基板100的第二表面以使通过第一介电层160形成的第一精细电路图案的绝缘部分暴露在外的操作500的制造方法相同。
因此，在操作500之后，执行在基板的堆叠有第一介电层160的第一表面形成第二精细电路图案，以形成两层PCB (S550)。可以使用减成法或加成法来形成第二精细电路图案。在减成法中，如图6A至图6D简要地所示，在根据第一示例性实施例的堆叠了第一介电层160的单层PCB的其上没有形成第一精细电路图案的第一表面上堆叠第一导电层180 (图6A)，并且使用被图案化在第一导电层180的顶表面上的第三光致抗蚀层130蚀刻第一导电层180以形成第二精细电路图案(图6B和图6C)。如上所述，封孔エ艺或全板/线路电镀エ艺可以用作减成法。在加成法中，如图7A至图7D简要地所示，使用在根据第一实施例形成的单层PCB的其上没有形成第一精细电路图案的第一表面上被图案化的第四光致抗蚀层140作为掩模来执行镀覆以形成第二精细电路图案(图7A和图7B)，并去除被图案化的第四光致抗蚀层140以形成两层PCB (图7C)。如上所述，SAP、MSAP、AMSAP或FAP可以用作加成法。接下来，根据图8,针对基板的堆叠有第一介电层160的第一表面和PCB的已研磨的第二表面中的至少ー个表面执行表面保护处理(S600)。按照与第一示例性实施例相同的方式，通过对PCB的第一表面和第二表面中的至少ー个表面形成图案化的PSR 200来完成表面保护处理。PSR图案可以用作耐镀剂，从而仅针对将连接到另一基板或芯片的部分执行镀覆。另外，当均是使用根据第二示例性实施例的制造方法制造的PCB结合以形成多层板吋，电路层的表面可以是经过处理的用来増大与第一介电层160(例如，半固化片)的层间接触力的黑色氧化物。此外，当形成第二精细电路图案时(S500)，优选的但不是必需的，将第五光致抗蚀剂150涂覆到形成有第一精细电路图案的基板或PCB的第二表面，以保护第一精细电路图案免受在形成如上所述的第二精细电路图案期间使用的蚀刻液体的影响(图6B、7A和7B)。使用根据第二示例性实施例的方法形成的两层PCB是具有薄厚度的无芯板。第三示例性实施例根据第三示例性实施例，提供了制造在PCB的两个表面形成有电路图案的两层PCB的另ー种方法。图9A至图9E示出了根据基于减成法的第三示例性实施例的制造具有通孔和精细电路的两层PCB的另一方法，图10是示出了图9A至图9E的方法的流程图。如图10所示，根据第三实施例的制造方法与根据第一实施例的直到堆叠第一介电层160的操作S400的制造方法相同。因此，在操作S400之后，将第一导电层180堆叠在基板100的堆叠有第一介电层160的第一表面上，以在基板100的堆叠有第一介电层160的同一表面上形成第二精细电路层(S410)。接下来，完全地蚀刻基板100的堆叠有第一导电层180的第一表面和与第一表面背对的表面(即，基板的两个表面)(S510)，并且在第一导电层180处形成第二精细电路图案，以形成两层PCB(S520)。在下文中，将參照图9A至图9E描述为形成根据第三示例性实施例的两层PCB而加入的或改变的操作。在第一不例性实施例中堆叠第一介电层160(S400)之后,将第一导电层180堆叠在基板100的堆叠有第一介电层160的第一表面上，以在基板的与形成有第一精细电路层的第二表面背对的第一表面形成第二精细电路层。也就是说，在研磨基板100的第二表面之前还堆叠第一导电层180，以暴露第一示例性实施例和第二示例性实施例中的第一精细电路图案的绝缘部分(图9A)。堆叠在基板上的第一导电层180可以由诸如Au、Ag或Cu的导电材料制成。优选的但不是必需的，根据电导率和生产率，第一导电层180由Cu制成。通过使用Cu膜涂覆或直接镀覆来形成第一导电层180。当通过使用Cu膜涂覆来形成第一导电层时，优选的但不是必需的是第一导电层180的表面是粗糙的(例如，是经过处理的黑色氧化物)，以增大与介电层160(例如，半固化片)的层间接触力。接下来，执行完全地蚀刻基板100的两个表面以形成根据第三示例性实施例的两层PCB的步骤(S510)。与第二示例性实施例不同，完全地蚀刻基板100的两个表面而无需执行研磨基板100的操作500，以形成第一精细电路图案。在操作S410中堆叠的第一导电层180的厚度不薄的情况下，完全地蚀刻基板100的两个表面，以达到与形成第一精细电路图案并堆叠薄的第一导电层180的效果相同的效果。接下来，在第一导电层180形成第二精细电路图案，以形成两层PCB(S520)。第二精细电路图案可以使用诸如封孔エ艺或全板/线路电镀エ艺的减成法形成，或者使用诸如SAP、MSAP或AMSAP的加成法形成。然而，与第二示例性实施例不同，第二精细电路图案是在形成导电层之后形成的，因此，诸如FAP的电路形成法是不合适的。在第三示例性实施例中，当形成第二精细电路图案时，按照与第二示例性实施例中的方式相同的方式，将第五光致抗蚀剂150完全涂覆到基板100的形成有第一精细电路图案的第一表面，以保护第一精细电路图案免受在如上所述的形成第二精细电路图案期间使用的蚀刻液体的影响，这是优选的，但不是必需的。使用根据第三示例性实施例的方法形成的两层PCB是具有薄的厚度的无芯板。接下来,针对基板的堆叠有第一介电层160的第一表面和基板的已研磨的第二表面中的至少ー个表面执行表面保护处理(S600)。按照与第一实施例相同的方式，通过形成图案化PSR 200来完成表面保护处理。PSR图案可以用作耐镀剂，使得仅针对将连接到另一基板或芯片的部分执行镀覆。另外，当均是使用根据当前实施例的制造方法制造的PCB进行结合PCBs以形成多层板时，电路层的表面可以是经过处理的用来増大与第一介电层160(例如，半固化片)的层间接触力的黑色氧化物。第四示例性实施例根据第四示例性实施例，提供了一种制造具有四个电路层的PCB的方法。图1lA至图1lC和图12A至图12C示出了根据第四示例性实施例的制造具有通孔和精细电路的四层PCB的方法，图13是示出了图1lA至图1lC和图12A至图12C的方法的流程图。如图13所示，根据第四示例性实施例的制造具有通孔和精细电路的四层PCB的方法包括提供没有被执行表面保护处理的两层PCB的操作(S1000)，其中，两层PCB是使用根据第二示例性实施例或第三示例性实施例的制造方法形成的。接下来，在两层PCB的每个表面上堆叠由介电材料制成的诸如半固化片的第二介电层170 (SllOO)，使用机械钻或激光钻在第二介电层170内形成孔并且对孔的内部进行镀覆(S1200)。接下来，在PCB的ー个表面或两个表面形成第三精细电路图案或第四精细电路图案。根据第四示例性实施例的制造具有通孔和精细电路的四层PCB的方法还可以包括执行表面保护处理。首先，如图1lA和图12A所示，提供没有被执行表面保护处理的两层PCB(SIOOO)，在PCB的两个表面上堆叠第二介电层170 (SllOO)(图1lB和图12B)。接着，使用机械钻或激光钻在第二介电层170内形成ー个或多个孔，对孔的内部进行镀覆，以形成用于第三精细电路图案或第四精细电路图案的ー个或多个通孔。接着，使用如上所述的诸如封孔エ艺或全板/线路电镀エ艺的减成法(图11C)或者诸如SAP、MSAP、AMSAP或FAP的加成法(图12C)形成第三精细电路图案或第四精细电路图案。具体地讲，当使用减成法形成第三精细电路图案或第四精细电路图案时，将第二介电层170和第二导电层190如图1lB所示顺序地堆叠。如上所述，可以通过使用Cu膜涂覆或者直接镀覆来形成第二导电层190。当通过使用Cu膜涂覆来形成第二导电层190时，第二导电层190的表面优选的但不是必须的是粗糙的(例如，为经过处理的黑色氧化物)，以增大与第二介电层170 (例如，半固化片)的层间接触力。另外，在不能够形成第二导电层190使得第二导电层190的厚度薄的情况下，堆叠厚的第二导电层190，然后，完全地蚀刻PCB的两个表面，以实现薄的第二导电层190。接下来，针对四层PCB的第一表面和第二表面中的至少ー个执行表面保护处理(S1400)。按照与第一示例性实施例相同的方式，通过形成图案化的PSR 200来实现表面保护处理。PSR图案200可以用作耐镀剂，使得仅针对将连接到另一基板或芯片的部分执行镀覆。另外，当结合均是使用根据第四示例性实施例的制造方法制造的PCB以形成多层板吋，电路层的表面可以是经过处理的用以增大与第一介电层160或第二介电层170(例如，半固化片)的层间接触力的黑色氧化物。在如上所述根据示例性实施例的制造具有通孔和精细电路的PCB的方法中，省略了在根据现有技术的制造方法的形成通孔和精细电路的过程中的镀Cuエ艺，因此，能够防止在镀铜エ艺时在块团内填充Cu期间导致的缺陷的出现。另外，在根据示例性实施例的制造具有通孔和精细电路的PCB的方法中，介电层由半固化片制成，因此，能够制造出厚度薄的无芯板。另外，在根据示例性实施例的制造具有通孔和精细电路的PCB的方法中，形成在介电层的电路图案是埋置图案，并且制造出无芯板。因此，即使在实现诸如两层或更多层的PCB的多层PCB时也能够制造出厚度薄的PCB。另外，在根据示例性实施例的制造具有通孔和精细电路的PCB的方法中，省略了用来形成通孔的エ艺，因此，能够防止在用导电材料填充贯穿孔的过程中引起的问题的出现。另外，在根据示例性实施例的制造具有通孔和精细电路的PCB的方法中，在堆叠介电层之前，即在执行平面化工艺之前，使用的是双基板，其中，两个基板是以另外的可分离膜设置在基板之间的状态结合的。因此，能够提高生产率并降低制造成本。尽管出于说明性的目的已公开了示例性实施例，但是本领域的技术人员将意识至IJ，在不脱离如权利要求书所公开的发明构思的范围和精神的情况下，能够进行各种修改、添加和替代。
权利要求
1.一种制造电路板的方法，所述方法包括(a)提供由导电材料制成的基板；(b)对基板的除了将形成有至少一个通孔的区域之外的第一表面进行蚀刻；(c)对基板的蚀刻后的第一表面的区域进行蚀刻，在所述区域中将形成第一电路图案的绝缘部分；(d)在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠第一绝缘层；以及(e)研磨基板的第二表面，以使第一绝缘层与第一电路图案一起暴露在外，从而形成电路板。
2.根据权利要求1所述的方法，其中，操作(b)包括(bl)将第一光致抗蚀层涂覆到基板的第一表面；(b2)曝光并显影将形成有所述至少一个通孔的第一光致抗蚀层；以及 (b3)使用第一光致抗蚀层蚀刻第一表面。
3.根据权利要求2所述的方法，其中，操作(b)还包括(b4)去除第一光致抗蚀层， 其中，操作(C)包括(Cl)将第二光致抗蚀层涂覆到基板的蚀刻后的第一表面；(c2)曝光并显影将形成有第一电路图案的第二光致抗蚀层；以及 (c3)使用第二光致抗蚀层对蚀刻后的第一表面进行蚀刻。
4.根据权利要求3所述的方法，其中，在操作(Cl)，第二光致抗蚀层由干膜抗蚀剂或电沉积光阻剂形成。
5.根据权利要求3所述的方法，其中，在操作(c2)，使用激光直接成像对第二光致抗蚀层进行曝光。
6.根据权利要求3所述的方法，其中，操作(c)还包括(c4)去除第二光致抗蚀层， 其中，所述方法还包括(f)在基板的在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠有第一绝缘层的第一表面上形成第二电路图案。
7.根据权利要求1所述的方法，其中，在操作(d)，第一绝缘层由半固化片形成。
8.根据权利要求1所述的方法，所述方法还包括(f)在基板的在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠有第一绝缘层的第一表面上形成第二电路图案。
9.根据权利要求8所述的方法，其中，在操作(f)，使用从由封孔工艺、全板/线路电镀工艺、半加成工艺、改良型半加成工艺、高阶改良型半加成工艺和全加成工艺组成的组中选择的任何一种工艺形成第二电路图案。
10.根据权利要求8所述的方法，其中，操作(f)包括在形成第二电路图案之前，在基板的形成有第一电路图案的第一表面上完全地形成第五光致抗蚀剂。
11.根据权利要求1所述的方法，其中，将电路板和具有相同结构的至少一个另一电路板结合以形成多层电路板。
12.根据权利要求1所述的方法，所述方法还包括(f)对第二表面和在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠有第一绝缘层的第一表面中的至少一个表面执行表面保护处理。
13.根据权利要求1所述的方法，所述方法还包括(f)在基板的在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠有第一绝缘层的第一表面上形成第二电路图案。
14.根据权利要求13所述的方法，所述方法还包括(g)在形成有第二电路图案的第一表面和在操作(e)中研磨的第二表面中的至少一个表面上堆叠第二绝缘层；(h)在操作(g)之后，在第一表面和第二表面中的至少一个表面上形成第三电路图案。
15.根据权利要求14所述的方法，其中，在操作(h)中，第三电路图案连接到基板的导电材料。
16.—种制造电路板的方法，所述方法包括(a)提供由导电材料制成的基板；(b)对基板的除了将形成有至少一个通孔的区域之外的第一表面进行蚀刻；(c)对基板的蚀刻后的第一表面的区域进行蚀刻，在所述区域中将形成第一电路图案的绝缘部分；(d)在通过操作(b)和操作(C)中执行的蚀刻而形成的空间内堆叠第一绝缘层；(e)在操作(d)之后,在基板的第一表面上堆叠第一导电层；(f)在操作(e)之后,蚀刻基板的第一表面和第二表面,使得第一绝缘层与第一电路图案一起暴露在外；以及(g)在第一导电层形成第二电路图案。
17.根据权利要求16所述的方法，其中，在操作(g)，使用从由封孔工艺、全板/线路电镀工艺、半加成工艺、改良型半加成工艺、高阶改良型半加成工艺和全加成工艺组成的组中选择的任何一种工艺来形成第二电路图案。
18.根据权利要求16所述的方法，其中，步骤(g)包括在形成第二电路图案之前，在基板的形成有第一电路图案的第一表面上完全地形成第五光致抗蚀剂。
19.一种使用根据权利要求1所述的方法制造的电路板。
20.一种使用根据权利要求16所述的方法制造的电路板。
全文摘要
提供了一种制造电路板的方法和一种使用该方法制造的电路板，该方法包括(a)提供由导电材料制成的基板；(b)对基板的除了将形成有至少一个通孔的区域之外的第一表面进行蚀刻；(c)对基板的蚀刻后的第一表面的将形成有第一电路图案的绝缘部分的区域进行蚀刻；(d)在通过操作(b)和操作(c)中执行的蚀刻而形成的空间内堆叠第一绝缘层；(e)研磨基板的第二表面，以使第一绝缘层与第一电路图案一起暴露在外，从而形成电路板。
文档编号H05K3/06GK103025068SQ20121035573
公开日2013年4月3日 申请日期2012年9月21日 优先权日2011年9月21日
发明者权纯喆, 李相旻 申请人:三星泰科威株式会社