一种印刷电路板供电网络的设计方法
【技术领域】
[0001]本发明涉及印刷电路板设计技术领域，尤其涉及一种印刷电路板供电网络的设计方法。
【背景技术】
[0002]随着集成电路设计技术与加工工艺的进步以及人们对高性能电子设备的需求，电路系统设计正朝着高速度、大电流、低电压、低功耗的方向发展。电路工作电压的降低必然导致对电源电压噪声的要求更加严格，而系统处理速度的提高同时又导致了平均工作电流与瞬态变化电流的增大以及噪声带宽的增加。瞬态变化电流是电源噪声产生最根本的原因之一，在电源分配网络(Power Delivery Network, PDN)的设计能力保持不变的情况下,这无疑又增大了电源噪声。控制电源电压噪声在可接受的范围内就是保证系统稳压电源在经过电源传输系统后，在指定器件端口相对该器件对工作电源要求的符合程度，也就是电源完整性(Power Integrity,PI)的体现。目前的电源完整性的设计和仿真比较零散，与当前愈发严苛的电源设计目标相比，明显的偏离了工程设计要求。
[0003]针对高速PCB上的电源完整性设计，通常采用工程样机的参考方法。即根据经验，先做一个参考板，然后对参考板的各种电源指标进行测试，确认通过后再将此参考板的电源设计作为样板，以约束其他的设计。例如在任何频点，都不允许比参考样机的阻抗高，否则就不能通过。这样的技术在现实应用中主要会产生两个问题:
[0004]第一，参考板的要求会很高，无法知道参考板的设计和实际的指标之间的差距，这无疑会减少设计裕量，增加设计困难；
[0005]第二，标准不合理，与参考板相比，很难有一个设计的频率阻抗曲线全部偏低，大部分情况是一些频点高，一些频率低，而且这些设计在测试时也都是达标的。
【发明内容】
[0006]针对现有的PDN设计存在的上述问题，现提供一种旨在实现符合工程设计要求的印刷电路板供电网络的设计方法。
[0007]具体技术方案如下:
[0008]一种印刷电路板供电网络的设计方法，包括下列步骤:
[0009]步骤一、获得电源容许的最大噪声电压和最大瞬态工作电流；
[0010]步骤二、根据获得的所述最大噪声电压和所述最大瞬态工作电流，获取直流目标阻抗和交流目标阻抗；
[0011]步骤三、根据获取的所述直流目标阻抗和所述交流目标阻抗，进行供电网络模型设计；
[0012]步骤四、对供电网络模型设计结果进行仿真，获取直流阻抗仿真结果和交流阻抗仿真结果；
[0013]步骤五、判断所述直流阻抗仿真结果和所述交流阻抗仿真结果是否符合设计要求，若是，则结束；
[0014]步骤六、根据获取的所述直流阻抗仿真结果和所述交流阻抗仿真结果对所述供电网络模型进行修改，并返回步骤四。
[0015]优选的，所述步骤二中，通过对系统噪声容限电压进行分解，获得所述直流目标阻抗和所述交流目标阻抗。
[0016]优选的，在步骤二中通过下式获取所述直流目标阻抗:
[0017]Rdc = S1X Λ VJIniax;
[0018]其中，RDe表TJK直流目标阻抗，AVmax表TJK最大噪声电压，Imax表TJK最大瞬态工作电流，S1表示直流电压噪声占系统噪声容限电压的比例。
[0019]优选的，S1= 0.2。
[0020]优选的，在步骤二中通过下式获取所述交流目标阻抗:
[0021]Zac = S2X AVnax/AInax;
[0022]其中，ΖΑε表示交流目标阻抗，AVniax表示最大噪声电压，ΛΙ_表示最大瞬态变化电流，S2表示交流电压噪声占系统噪声容限电压的比例。
[0023]优选的，S2= 0.8。
[0024]优选的，通过下式获取所述最大瞬态变化电流Λ Inax:
[0025]Δ Inax = 0.5Iniax。
[0026]优选的，所述供电网络模型包括:
[0027]电压调整模块，分别连接电源地和电源平面；
[0028]电解电容，与所述电源平面和电源地并联，且位于靠近所述电压调整模块的一侧；
[0029]高频陶瓷电容，与所述电解电容并联，且位于靠近所述电源平面和电源地的一侧。
[0030]优选的，所述步骤五包括:
[0031]判断所述直流阻抗仿真结果是否小于所述直流目标阻抗，以及所述交流阻抗仿真结果在设定频率范围内是否小于所述交流阻抗；
[0032]如所述直流阻抗仿真结果小于所述直流目标阻抗，并且所述交流阻抗仿真结果在设定频率范围内小于所述交流阻抗，则判断所述供电网络模型符合设计要求。
[0033]优选的，所述步骤六中，当所述直流阻抗仿真结果大于或等于所述直流目标阻抗时，对所述电压调整模块与所述电源平面和所述电源地之间的电源走线进行调整。
[0034]优选的，对所述电压调整模块与所述电源平面和所述电源地之间的电源走线进行调整的方法包括:
[0035]将所述电压调整模块与所述电源平面和所述电源地之间的电源走线加粗，和/或
[0036]减小所述电压调整模块与所述电源平面和所述电源地之间的电源走线长度。
[0037]优选的，所述步骤六中，当所述交流阻抗仿真结果大于或等于所述交流阻抗时，调整所述高频陶瓷电容的电容值。
[0038]优选的，所述设定频率范围为:0ΜΗζ-25ΜΗζ。
[0039]上述技术方案的有益效果:
[0040]根据低功耗大电流的电源对直流噪声和交流噪声的敏感性，分别对直流阻抗和交流阻抗进行仿真，并限定了交流阻抗要实现的频率范围，使该方法具有工程应用性和可实现性。
【附图说明】
[0041]图1为传统的基于目标阻抗的电源分配网络的输入阻抗曲线图；
[0042]图2为本发明所述印刷电路板供电网络的一种实施例的设计方法流程图；
[0043]图3为本发明所述供电网络模型的一种实施例的电路图；
[0044]图4为本发明对交流阻抗仿真结果进行迭代的曲线图。
【具体实施方式】
[0045]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0046]需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0047]下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0048]本发明基于如下发现:
[0049]现有的PDN典型的设计思路通常基于目标阻抗的设计方法，基于欧姆定律进行计算，并在预定的频率范围内得到实现。目标阻抗的定义为系统容忍的最大噪声电压与最大瞬态变化电流的比值，通常目标阻抗以下式表示:
[0050]Ztarget= AVnax/AInax;
[0051]其中，Ztoget表不目标阻抗，Δ Vmax表TK最大噪声电压，Δ Imax表不最大瞬态变化电流。
[0052]如图1所示,从集成电路(integrated circuit, IC)看进去的PDN输入阻抗A在频率为O至范围内小于目标阻抗B，可使电源噪声控制在系统噪声容限内。
[0053]然而，采用目标阻抗进行分析设计TON时，通常系统容忍的最大噪声电压比较容易获得；但是，针对最大瞬态变化电流的获取，不论是通过理论分析还是实际测试，都很难得到；另外，对于最高截止频率也没有确定的定义。若将电源作为阶跃信号，由于信号的能量多集中在低频部分，根据下式可获取截止频率:
[0054]F = 0.35/Tr ；
[0055]其中，F表示截至频率，Tr表示信号上升时间。
[0056]然而，目标阻抗也存在着过设计和在高频段无法实现的问题。
[0057]从传统的阻抗设计PDN的角度来看:传统的目标阻抗设计PDN的方法存在着设计粗糙和实现困难的问题，根据能量随着频率升高而逐渐降低的原则，目标阻抗应该随着频率的增加而增加，而不是一条直线。随着高性能微处理器工作电流的增大和工作电压的降低，目标阻抗已降到20πιΩ乃至更低，这样的要求即使在频率为50MHz的PCB上的也无法达到。
[0058]从TON设计的工程实现上来看:在PCB进行电源走线时，电源走线的长度、宽度、平面层数以及铜皮厚度，不再适合根据经验来估计。以工作电压为IV、最大瞬态变化电流为5A的CPU电源为例，假设噪声容限为50mV，电源走线阻抗相差2m Ω，那么在PCB产生的静态压降为1mV,占噪声容限的五分之一。
[0059]系统噪声一般可分为直流噪声和交流噪声(AC Noise),两者共同分担了系统的噪声容限。现有技术普遍对交流噪声提出了一系列的解决方案；但忽视了直流噪声对PCB供电网络产生的噪声的影响。
[0060]基于上述问题，本发明旨在提供一种对DC (直流)噪声和AC (交流)噪声进行结合分析的印刷电路板供电网络设计方法。
[0061]如图2所示，一种印刷电路板供电网络的设计方法，包括下列步骤:
[0062]步骤一、获得电源容许的最大噪声电压和最大瞬态工作电流；
[0063]步骤二、根据获得的最大噪声电压和最大瞬态工作电流，获取直流目标阻抗和交流目标阻抗；
[0064]步骤三、根据获取的直流目标阻抗和交流目标阻抗，进行供电网络模型设计；
[0065]步骤四、对供电网络模型设计结果进行仿真，获取直流阻抗仿真结果和交流阻抗仿真结果；
[0066]步骤五、判断直流阻抗仿真结果和交流阻抗仿真结果是否符合设计要求，若是，则结束；
[0067]步骤六、根据获取的直流阻抗仿真结果和交流阻抗仿真结果对供电网络模型进行修改，并返回步骤四。
[0068]本实施例提供了一套系统的印刷电路板供电网络的设计方法，将DC仿真结果和AC仿真结果综合考虑；根据低功耗大电流的电源对直流噪声和交流噪声的敏感性，分别对直流阻抗和交流阻抗进行仿真，并对仿真结果进行迭代，根据迭代结果不断调整供电网络模型，