印刷电路板及其制造方法
【专利摘要】提供了一种印刷电路板，包括：多个掩埋的电路图案，形成在有源区域中；以及多个掩埋的虚设图案，均匀地形成在除所述有源区域之外的虚设区域中。因此，由于当形成所述电路图案时，也均匀地形成了所述虚设图案，所以可以减小镀层的差异。另外，由于虚设图案均匀地形成在虚设区域中，所以可以减小虚设区域与有源区域之间的研磨差异，从而使电路图案能在不发生过度研磨的情况下形成在有源区域中。
【专利说明】印刷电路板及其制造方法
【技术领域】
[0001] 本发明涉及一种印刷电路板及其制造方法。
【背景技术】
[0002] 通过在具有例如铜的导电材料的电绝缘基板上印刷电路线图案来形成印刷电路 板（PCB)，并且仅在安装电子元件之前被称为板。也就是说，印刷电路板是指这样一种电路 板：在平板上密集地安装许多种类的电子元件，用于安装每个元件的位置是确定的，并且用 于连接元件的电路图案印刷在并且固定在平板的表面上。
[0003] 同时，为了应对近来的高性能和小尺寸电子元件的趋势，使用了在减小印刷电路 板的厚度的同时能使板的表面平整的掩埋图案。
[0004] 图1图示了一般的掩埋型印刷电路板。
[0005] 如图1所示，掩埋型印刷电路板10被配置为使得掩埋图案沟槽2形成在绝缘基板 1的表面上，并且通过使用电镀对掩埋图案沟槽2进行掩埋从而形成电路图案3。
[0006] 在形成有掩埋图案3的印刷电路板10中，由于基部电路图案的形成结构和接触部 分，使得与绝缘部件之间的粘合力变得非常大，并且基部电路图案和接触部分的间距不均 匀地且密集地形成。
[0007] 然而，在使用镀层形成掩埋型电路图案3的情况下，形成有图案沟槽2的区域与该 区域的剩余部分之间产生了镀层差异。因此，在施镀后进行蚀刻，无法均匀地进行蚀刻。因 此，如同图1，由于在电路图案3的一个区域上未进行蚀刻，相邻的电路图案之间会发生短 路，并且由于在另一个区域过度进行蚀刻，会产生了信号传输错误。
【发明内容】
[0008] 技术问题
[0009] 本发明的一方面提供一种具有新结构的印刷电路板及其制造方法。
[0010] 本发明的另一方面提供一种无镀层厚度差异的印刷电路板及其制造方法。
[0011] 技术方案
[0012] 根据本发明的一方面，提供了一种印刷电路板，所述印刷电路板包括：多个掩埋的 电路图案，形成在有源区域中；以及多个掩埋的虚设图案，均匀地形成在除所述有源区域之 外的虚设区域中。
[0013] 根据本发明的另一方面，提供了一种印刷电路板的制造方法，包括：制备绝缘基 板，所述绝缘基板限定形成有电路图案和器件的有源区域以及除所述有源区域之外的虚设 区域；并且形成多个虚设图案，以便在所述有源区域中形成多个电路图案的同时将所述多 个虚设图案均匀地设置在所述虚设区域中。
[0014] 有益效果
[0015] 根据本发明，由于在形成了电路图案时，也均匀地形成了虚设图案，所以可以减小 镀层的差异。
[0016] 另外，由于虚设图案均匀地形成在虚设区域中，所以可以减小虚设区域与有源区 域之间的研磨差异，从而使电路图案能在不发生过度研磨的情况下形成在有源区域中。
【专利附图】
【附图说明】
[0017] 包含附图以提供对本发明的进一步理解，附图被并入且构成本说明书的一部分。 附图示出了本发明的示例性实施例，并且与本说明书一起用于解释本发明的原理。在附图 中：
[0018] 图1是根据传统技术的印刷电路板的截面图；
[0019] 图2是根据本发明的印刷电路板的截面图；
[0020] 图3至图9是示出本发明的印刷电路板的制造方法的截面图；
[0021] 图10是示出图1的印刷电路板的面板的平视图；
[0022] 图11是示出图1的印刷电路板的每个单元的平视图；
[0023] 图12是示出根据本发明的各个虚设图案的宽度的研磨特性的曲线图。
【具体实施方式】
[0024] 以下将参照附图以本发明所属的【技术领域】的普通技术人员可以容易地实施本发 明的方式详细描述本发明的优选实施例，使得。然而，本发明能够以不同的方式来实施并且 不应当被理解为限于本文所述实施例。相反，提供这些实施例使得本公开彻底且完整，并且 将本发明的范围完整的向本领域技术人员传播。本文中使用的术语仅仅用于描述特定实施 例的目的，并且并非旨在限制示例性实施例。
[0025] 将进一步理解，当在本说明书中使用术语"包含"和/或"包括"时，指的是存在所 述的特征、数值、步骤、操作、要素和/或元件，但是不排除存在或者另外一个或多个其它的 特征、数值、步骤、操作、要素、元件和/或它们的组合。
[0026] 为了清楚地说明本发明，省略了与说明无关的部分，并且为了清楚地表示多个层 和区域，放大了它们的厚度。另外，在整个附图的说明中，类似的数字可以指代类似的元件。
[0027] 当提到例如层、薄膜、区域、板等部分在其它部分"上"时，这包括仅有该部分在另 一部分上的情况以及还有一部分在它们中间的情况。相反，当提到一部分刚好在另一部分 上时，这意味着它们之间没有其它的一部分。
[0028] 对于电路图案形成为掩埋型的印刷电路板，本发明通过研磨均匀地形成电路图案 来提供防止相邻的电路图案之间短路的方法。
[0029] 以下将参照图2至图9来说明根据本发明的一个示例性实施例的印刷电路板。
[0030] 图2是根据本发明的一个示例性实施例的印刷电路板的截面图。
[0031] 参见图2,根据本发明的印刷电路板100包括：绝缘板110 ;形成在绝缘板110上的 第一电路图案120 ;绝缘层130 ;以及多个第二电路图案153。
[0032] 印刷电路板100包括：有源区域AA，第二电路图案153和用于安装多个器件的焊 盘形成在该有源区域中；以及虚设区域DA，包括虚设图案151。
[0033] 虚设区域DA被定义为在印刷电路板100中除有源区域AA之外的区域。
[0034] 虚设区域DA可以位于有源区域AA之间。如同图2,虚设区域DA可以形成为包围 有源区域AA。
[0035] 虚设区域DA与有源区域AA电绝缘。
[0036] 绝缘板110可以是热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合材料基 板或玻璃纤维浸渍基板。当绝缘板110包括聚合物树脂时，聚合物树脂时，其可以包括环氧 绝缘树脂。与此不同的是，绝缘板110还可以包括聚酰亚胺类树脂。
[0037] 作为基部电路图案，在绝缘板110上形成有多个第一电路图案120。
[0038] 第一电路图案120可以由具有高导电率和低电阻的材料形成，并且还可以由作为 导电层图案化铜箔层（薄铜层）形成。当第一电路图案120是铜箔层时，并且绝缘板110 包括树脂，第一电路图案120和绝缘板110可以是普通覆铜层压板CCL。
[0039] 同时，绝缘层130形成在绝缘板110上，用于掩埋第一电路图案120。
[0040] 绝缘层130可以形成为多个绝缘层130,并且每个绝缘层130可以是聚合物树脂 等。
[0041] 在多个绝缘层130中，有源区域AA的绝缘层130包括：通路孔131，第一电路图案 120暴露于该通路孔；以及电路图案沟槽135,用于形成多个第二电路图案153。虚设区域 DA的绝缘层130包括用于形成虚设图案151的虚设图案沟槽137。
[0042] 可以相对于虚设区域DA均匀地形成虚设图案沟槽137,并且虚设区域中可以有规 律地形成多个虚设图案。
[0043] 每个虚设图案151的图案宽度dl小于50 μ m。
[0044] 同时，电路图案沟槽131的图案宽度可以在3 μ m至25 μ m的范围内，并且图案深 度可以在3μπι至25μπι的范围内。此外，通路孔131的凹纹可以满足直径约小于80 μ m，并 且可以满足深度约小于100 μ m。
[0045] 金属层140形成在多个通路孔131、多个电路图案沟槽135和多个虚设图案沟槽 137的内部。
[0046] 金属层140是种子层。金属层可以是由Cu、Ni或它们的合金形成的。
[0047] 第二电路图案153、虚设图案151和用于掩埋电路图案沟槽135、电路图案沟槽137 的通路孔150以及通路孔131形成在金属层140上。
[0048] 第二电路图案153、虚设图案151和通路150可以同时形成在一起，并且可以是由 包括Al、Cu、Ag、Pt、Ni和Pd中的至少一种的合金通过以金属层140作为种子层施镀而形 成。
[0049] 如图2所示的印刷电路板100被配置为使得多个虚设图案151形成在同一层作为 第二电路图案，并且形成在虚设区域DA以及形成有第二电路图案153和通路150等的有源 区域AA中。
[0050] 这些虚设图案151可以通与第二电路图案153相同的工艺形成。另外，由于虚设 图案151与第二电路图案153同时形成，所以没有增加工艺，并且均匀地进行施镀过程和研 磨过程，从而防止过度研磨第二电路图案153。
[0051] 以下，将参照图3至图9来说明图2的印刷电路板100的制造方法。
[0052] 首先，如同图3,第一电路图案120形成在绝缘板110上。
[0053] 绝缘板110和第一电路图案120的配置可以通过根据第一电路图案120的设计蚀 刻CCL的铜箔层来形成。与此不同的是，这种配置还可以通过将铜箔层层压在陶瓷基板的 绝缘板110上并且随后蚀刻该铜箔层来形成。
[0054] 此时，如图2所示，第一电路图案120还可以包括通过的通路孔131连接到第二电 路图案153的图案。
[0055] 接着，形成图4的绝缘层130以掩埋绝缘板110中的第一电路图案120。
[0056] 绝缘层130可以通过以下方式形成：以预定厚度将热固性树脂和未完全固化的半 固化树脂涂覆在绝缘板110上，并且通过在上面施加热量和压力使其固化。此外，绝缘层 130还可以形成为多个层。
[0057] 接着，如图5所示，通路孔131形成在绝缘层130中，第一电路图案120暴露于通 路孔131中。通路孔131可以形成为具有相对于基板的平面倾斜预定角度的侧面，如图5 所示。与此不同的是，通路孔131还可以形成为具有相对于基板的平面垂直的侧面。
[0058] 如图5所示，通过使用的激光来形成通路孔131。此时，激光可以使用UV激光器或 C02激光器。此时，激光可以使用UV激光器或co2激光器。
[0059] 另外，通路孔131可以通过物理方法来形成，S卩，钻孔法，或者还可以通过使用化 学方法选择性地蚀刻绝缘层来形成。
[0060] 接着，如图6所示，用于形成电路图案153和虚设图案151的电路图案沟槽135、电 路图案沟槽137形成在绝缘层130中。在图6的情况下，可以通过使用准分子激光器来形 成电路图案沟槽135,这种激光器用于发射波长在紫外光区域的激光束。KrF准分子激光器 (即，中心波长为248nm的氟化氪激光器）或ArF准分子激光器（即，中心波长为193nm的 氟化氩激光器）等可以应用作所述准分子激光器。
[0061] 在使用准分子激光器来形成电路图案沟槽135的情况下，电路图案沟槽135可以 通过以下方式来形成：形成用于同时形成电路图案沟槽135和虚设图案沟槽137的图案掩 模300,并且穿过图案掩模200选择性地照射准分子激光。
[0062] 如图6所示，通过使用激光束照射虚设区域DA从而在虚设区域DA中形成用于形 成虚设图案151的虚设图案沟槽137,并且第二电路图案153形成在有源区域AA中。
[0063] 如图6所示，在虚设区域DA中，通过照射激光来形成用于形成虚设图案151的虚 设图案沟槽137。在有源区域中形成有第二电路图案153。
[0064] 虚设图案沟槽137可以均匀地设置在虚设区域中，并且可以形成为满足宽度小于 50 μ m〇
[0065] 形成有通路孔131的区域形成具有比通路孔131的暴露的上表面大的面积的沟 槽，使得通路孔135可以具有层状结构。
[0066] 在通路孔131形成为层状结构的情况下，通路孔131延展的上表面可以用作安装 器件用的焊盘，使得可以确保安装器件用的区域。
[0067] 接着，如图7所示，金属层140形成在绝缘层130上。
[0068] 金属层140形成在印刷电路板100的整个表面上，S卩，整个有源区域AA和虚设区 域DA上。
[0069] 通过以下方式来形成作为导电种子层的金属层140 :首先从绝缘层130清除污迹， 然后进行除污过程以提供粗糙度，从而提高粘合力。
[0070] 通过无电镀方法来形成金属层140。
[0071] 无电镀方法可以按照以下顺序进行：脱脂（degreasing)过程、软化腐蚀（soft corrosion)过程、备用催化剂（spare catalyst)处理过程、催化剂处理过程、激活过程、无 电镀过程和用于防止氧化的处理过程。另外，可以通过使用等离子体溅镀金属颗粒来形成 金属层140。
[0072] 金属层140是由包括Cu、Ni、Pd或Cr的合金形成的。
[0073] 接着，通过使用导电材料以金属层140作为种子层施镀来形成图8的镀层155。
[0074] 镀层155形成为填满虚设区域DA的虚设图案沟槽137、有源区域AA的电路图案沟 槽135以及通路孔131，使得可以均匀地形成镀层155的最上层的高度。
[0075] 此时，镀层155可以由具有高导电率的Cu形成。
[0076] 最后，如图9所示，进行化学和物理蚀刻过程以从绝缘层130清除镀层155。
[0077] 也就是说，参见图9,将印刷电路板100放置在研磨机上，并且使用研磨液在大于 pH 9的碱性环境中研磨被过度电镀的镀层155,研磨液包含氨水作为主要成分并且添加了 少量的双氧水。
[0078] 研磨机旋转并且引起研磨液和被过度电镀的镀层产生物理蚀刻。
[0079] 因此，如同图9,通过化学和物理蚀刻过程，对金属层155进行蚀刻，直到暴露出绝 缘层130。当没有镀层155留在绝缘层130上时，完成研磨。
[0080] 研磨机可以具有加热丝，使得热量可以传递到印刷电路板100。
[0081] 可以同时通过化学和物理蚀刻方法蚀刻长度大于510mm和宽度大于410mm的印刷 电路板100,从而能进行清除较大面积的镀层的处理。
[0082] 如此，进行蚀刻过程直到暴露出绝缘层130并且镀层155仅仅形成在图案沟槽135 和通路孔141中。因此，形成第二电路图案153、虚设图案151和通路150,可以保持第二电 路图案153的绝缘状态，并且可以绝缘有源区域AA和虚设区域DA。
[0083] 由于虚设图案沟槽137形成在虚设区域DA中，并且虚设图案151同时形成有第二 电路图案153,所以当形成镀层155时，不会产生施镀差异。因此，可以均匀地进行蚀刻，并 且可以精确地形成第二电路图案。
[0084] 以下将参照图10和图11来说明应用本发明的实例。
[0085] 图10是示出图1的印刷电路板的面板的平视图。
[0086] 图10图示了包括多个印刷电路板单元的一个面板500,在制造过程中同时对这些 印刷电路板单元进行加工。
[0087] 图10的面板500包括形成有多个印刷电路板单元的有源区域AA和包围有源区域 AA的虚设区域DA。
[0088] 有源区域AA包括彼此分开的多个印刷电路板单元。通过后加工将印刷电路板单 元切成单个单元来单独使用印刷电路板单元。
[0089] 虚设区域DA以预定距离与有源区域AA分隔开，以便与有源区域AA电隔离。另外， 虚设区域DA形成在除有源区域AA之外的一部分面板500上。
[0090] 此时，如图2所示，虚设图案同时且均匀地形成有源区域AA的电路图案，使得在无 施镀差异的情况下形成有源区域AA的电路图案，从而防止产生过蚀刻或未蚀刻。
[0091] 图11是图1的印刷电路板的各个单元的平视图。
[0092] 图11的一个面板500被切成单个印刷电路板单元，并且图11的印刷电路板单元 包括多个有源区域AA和多个虚设区域DA。
[0093] 此时，虚设区域DA的意思是各个有源区域AA之间的区域或者除有源区域AA之外 的区域。
[0094] 每个印刷电路板单元包括多个虚设区域DA。如图2所示，每个虚设区域DA包括与 第二电路图案同时形成的多个虚设图案。
[0095] 因此，由于在无施镀差异的情况下形成有源区域AA的电路图案，所以可以在不发 生过蚀刻或未蚀刻的情况下均匀地形成电路图案。
[0096] 图12是示出了根据本发明的虚设图案的宽度的研磨特性的曲线图。
[0097] 参见图12,通过调节虚设图案的宽度观察到第二电路图案的过研磨状态。
[0098] 参见曲线图，当虚设区域中均匀形成的虚设图案的宽度小于50μπι时，可以观察 到明显的过研磨特性。
[0099] 因此，通过控制虚设图案的宽度小于50 μ m，可以防止电路图案在化学和物理蚀刻 过程时被过度研磨，并且可以均匀地形成掩埋的电路图案。
[〇1〇〇] 如上所述，在本发明的详细描述中，描述了本发明的详细示例性实施例，应当理解 的是，本领域的技术人员可以在不脱离本发明的精神和范围的情况进行多种修改和变化。 因此，应当理解，上述是为了说明本发明并且不应当被理解为限制所公开的特定实施例，并 且对公开的实施例以及其它实施例的修改有意地被包括在所附权利要求书及其等同形式 的范围内。
【权利要求】
1. 一种印刷电路板，包括： 多个掩埋的电路图案，形成在有源区域中；以及 多个掩埋的虚设图案，均匀地形成在除所述有源区域之外的虚设区域中。
2. 根据权利要求1所述的印刷电路板，进一步包括： 绝缘基板，具有形成在所述有源区域的表面上的多个电路图案沟槽和形成在所述虚设 区域的表面上的多个虚设图案沟槽； 第一金属层，沿着所述虚设图案沟槽和所述电路图案沟槽的内壁形成；以及 第二金属层，形成在所述第一金属层上以掩埋所述电路图案沟槽和所述虚设图案沟 槽。
3. 根据权利要求2所述的印刷电路板，其中，所述第二金属层是通过以所述第一金属 层作为种子层施镀而形成的镀层。
4. 根据权利要求2所述的印刷电路板，其中，所述绝缘基板包括： 绝缘板； 基部电路图案，被图案化在所述绝缘板上；以及 绝缘层，形成在所述绝缘板上以覆盖所述基部电路图案， 其中，所述电路图案沟槽和所述虚设图案沟槽形成在所述绝缘层的表面上。
5. 根据权利要求4所述的印刷电路板，其中，所述绝缘层包括通路孔，所述基部电路图 案暴露到所述通路孔。
6. 根据权利要求1所述的印刷电路板，其中，所述虚设区域形成为包围所述有源区域。
7. 根据权利要求1所述的印刷电路板，其中，所述掩埋的虚设图案具有小于50 μ m的宽 度。
8. -种印刷电路板的制造方法，包括： 制备绝缘基板，所述绝缘基板限定了形成有电路图案和器件的有源区域以及除所述有 源区域之外的虚设区域；以及 形成多个虚设图案，以便在所述有源区域中形成多个电路图案的同时将所述多个虚设 图案均匀地布置在所述虚设区域中。
9. 根据权利要求8所述的方法，其中，形成所述电路图案和所述虚设图案包括： 通过对用于限定所述有源区域和所述虚设区域的所述绝缘基板的表面进行蚀刻，在所 述有源区域中形成电路图案沟槽并且在所述虚设区域中形成虚设图案沟槽； 使用第一金属层对所述电路图案沟槽和所述虚设图案沟槽的每个表面施镀； 通过以所述第一金属层作为种子层进行施镀处理来形成第二金属层，所述第二金属层 掩埋所述电路图案沟槽和所述虚设图案沟槽；以及 通过进行物理和化学蚀刻来清除除所述电路图案沟槽和所述虚设图案沟槽之外的所 述第一金属层和所述第二金属层，使得所述绝缘基板的表面暴露出来。
10. 根据权利要求9所述的方法，其中，通过使用激光形成所述电路图案沟槽和所述虚 设图案沟槽来实现形成所述电路图案沟槽和所述虚设电路沟槽。
11. 根据权利要求9所述的方法，其中，通过在pH大于9的碱性环境中使用研磨液清除 所述第一金属层和所述第二金属层，来进行所述物理和化学蚀刻。
12. 根据权利要求11所述的方法，其中，通过将所述研磨液与氨水和双氧水混合来形 成所述碱性环境。
13. 根据权利要求9所述的方法，其中，所述制备所述绝缘基板包括： 制备绝缘板； 通过图案化所述绝缘板上的铜箔层来形成基部电路图案；以及 在所述绝缘板上形成绝缘层以覆盖所述基部电路图案，其中，所述电路图案沟槽和所 述虚设图案沟槽形成在所述绝缘层的表面上。
14. 根据权利要求9所述的方法，其中，所述掩埋的虚设图案的宽度小于50 μ m。
【文档编号】H05K3/06GK104115570SQ201280069928
【公开日】2014年10月22日 申请日期:2012年12月12日 优先权日:2011年12月15日
【发明者】徐玄锡, 全起道, 李尚铭, 徐英郁, 刘昌佑, 金秉浩 申请人:Lg伊诺特有限公司