正反向扫描的栅极驱动电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种用于液晶显示的GOA(GateDriver on Array,阵列基板行扫描驱动)电路及液晶显示装置。
【背景技术】
[0002]近年来，阵列基板行扫描驱动(GOA)技术已开始应用，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术可以减少外围驱动芯片的数量及其压封工序，使得平板显示(Flat Panel Display, FPD)成本降低，同时可以使得质量轻、厚度薄且外观対称的窄边框面板得以实现，显示模组更为紧凑有利于简化源极驱动电路的设计，提高显示面板的分辨率、増加实现柔性显示面板的可能性。
[0003]现有的GOA电路通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。GOA单元主要包括有上拉电路、上拉控制电路，下传电路、下拉电路和下拉维持电路，以及负责电位抬升的自举(Boast)电容。其中，上拉电路主要负责将时钟信号(Clock)输出为栅极(Gate)信号并且利用一控制电路以控制上拉电路的打开时间点，该上拉控制电路一般连接前级GOA单元传递过来的下传信号或者栅极信号。下拉电路负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号。下拉维持电路则负责将栅极输出信号和上拉电路的栅极信号(通常称为Q点)维持在负电位，并且可利用一自举电容将Q点的电压再次抬升，这样有利于上拉电路的栅极输出。
[0004]虽然现有的GOA电路已有采用三段式分压的下拉维持电路，但是GOA电路的稳定性问题仍是显示装置目前面临的一个较大问题，主要由电路的器件稳定性引起。另一方面，使用者对于显示设备之扫描方式也具有多样性之需求。
【发明内容】
[0005]有监于此，本发明的目的在于提供一种用于液晶显示之具正反双向扫描的栅极驱动电。
[0006]本发明的另一目的在于提供一种具电路稳定性之用于液晶显示装置的双向扫描栅极驱动电路。
[0007]为达到上述发明目的，本发明之一实施例通过对单级GOA电路设置正反向扫描之上拉控制电路以引入正向及反向扫描控制信号以其DC电位对GOA电路之关键节点Q进行充电，此两个信号相当于在一讯框(Frame)里之反相的信号。依此，如果GOA电路之正向启始脉冲信号没有正常工作时，可以用反向的启始脉冲信号使GOA电路继续工作。
[0008]本发明之一实施例提供一种用于液晶显示装置的栅极驱动电路，所述栅极驱动电路包括级联的多个GOA单元，所述GOA单元产生一或多个扫描讯号并依序输出至一液晶显示装置，其特征在于，每个GOA单元包含:一上拉控制电路，其包含串联的一第一晶体管和一第二晶体管，其中上述第一晶体管的漏极及上述第二晶体管的源极分别连接并输入一由上往下级依序输出的扫描控制讯号和一由下往上级依序输出的扫描控制讯号，上述第一晶体管和上述第二晶体管的栅极分别连接上一级GOA单元之栅极信号和下一级GOA单元之栅极信号G ;—上拉电路，其漏极接收复数个时钟信号，而其栅极信号点，即是关键节点Q(N)连接上述第一晶体管的源极及第二晶体管的漏极，根据所述上拉控制电路之扫描控制信号及上一级GOA单元或下一级GOA单元传递过来的栅极信号以对所述关键节点Q(N)的电压进行充电并控制上拉电路的打开时间然后输出一正向扫描GOA单元之栅极信号或一反向扫描GOA单元之栅极信号；一自举电容(Cb)，其将所述关键节点Q(N)的电压再次抬升；一下拉电路，其漏极和源极分别连接所述关键节点Q(N)和一输入直流低电压，其栅极连接并接收下一级GOA单元传递过来的栅极信号以对所述关键节点Q (N)的电压进行放电；一下拉维持电路，其使所述关键节点Q(N)及栅极输出信号G(N)维持在低电位，以及一重置电路，对所述关键节点Q(N)进行电位清零的操作。
[0009]在一实施例中，所述下拉维持电路新增晶体管以增强确保下拉维持电路在作用和非作用期间处于合适的电位，能够有效的维持关键节点Q(N)及栅极输出信号G(N)在低电位处于低电位保持。
[0010]在另一实施例中，所述GOA单元电路将单级的正反向扫描电路改成双级的正反向扫描，分别改成双级的上拉电路、双级的下拉电路及双级的自举电容(Cb，并运用两关键节点Q (N)和Q(N+1)以达到电路性能的优化。
[0011 ] 在另一实施例中，所述下拉维持电路新增晶体管以保证双级的下拉维持电路在输出期间的独立性，并且增强整体电路的稳定性。
[0012]在另一实施例中，将单一输入直流低电压VSS改成分别的两输入直流低电压VSSl和输入直流低电压VSS2以增强对Q(N)的电位下拉，使得栅极信号的关闭机制更好，保证电路的长期稳定性操作。
[0013]为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0014]图1为本申请实施例一之栅极驱动单元电路的电路图；
[0015]图2为本申请实施例二之栅极驱动单元电路的电路图；
[0016]图3为本申请实施例三之栅极驱动单元电路的电路图；
[0017]图4为本申请实施例四之栅极驱动单元电路的电路图；
[0018]图5为本申请实施例四之另一棚极驱动单兀电路的电路图；
[0019]图6为本申请实施例四之栅极驱动单元电路在正向扫描模式下的时序图；
[0020]图7为本申请实施例四之栅极驱动单元电路在反向扫描模式下的时序图。
【具体实施方式】
[0021]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施之特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」、「水平」、「垂直」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
[0022]请参阅图1，图1为本发明的一种用于液晶显示的栅极驱动电路，所述栅极驱动电路包括级联的多个GOA单元，该第N级GOA单元包括上拉控制电路100、上拉电路200、下拉电路400、下拉维持电路500、重置电路600及自举电容(Cb)。如图所示，上拉控制电路100和重置电路600分别与上拉电路200之栅极信号点Q(N)连接。下拉电路400、下拉维持电路500及自举电容(Cb)分别与上拉电路200之栅极信号点Q(N)和所述第N级水平扫描线G(N)连接。上拉控制电路100之一晶体管Tl的栅极和第N-1级GOA单元的输出信号G(N-1)连接，Tl的源极是连接上拉电路200之栅极信号点Q(N),正向扫描控制信号UD经由Tl的漏极引入。上拉控制电路100之另一晶体管TO的栅极和第N+1级GOA单元的输出信号G(N+1)连接，TO的漏极连接上拉电路200之栅极信号点Q(N),而反向扫描控制信号DU经由TO的源极引入。上拉电路200之晶体管T2的漏极和源极分别连接第一时钟信号CKN和所述第N级水平扫描线G(N)连接。下拉电路(400)之晶体管T3的栅极和GOA单元的第N+1级的输出信号G(N+1)连接，其漏极和源极分别连接上拉电路200之栅极信号点，即是关键节点Q(N),和输入直流低电压VSS。这样电路的设计方式主要针对时钟讯号例如CKN的占空比(Duty Cycle)设置需要小于50%的设计，使得Q(N)点的电位会分为几个阶段而充电，并利于所述关键节点Q(N)第一时间的放电，确保下拉维持电路在作用和非作用期间处于合适的电位。所述下拉维持电路500包括用于输入第一时钟信号(CKN)之晶体管(T5，T19)及第二时钟信号(XCKN)之晶体管(Τ18，Τ9)，所述第一时钟信号(CKN)及第二时钟信号(XCKN)为互补信号，在第一时钟信号(CKN)及第二时钟信号(XCKN)的控制下，使所述关键节点Q(N)及栅极输出信号G(N)维持在低电位直到下次关键节点(Q)被充电。
[0023]正向扫描时，所述正向扫描控制信号(UD)设为高电位，所述反向扫描控制信号设为(DU)低电位，当上一级GOA单元传递过来的栅极信号为高电位时，启动上拉电路(200)以对所述关键节点Q(N)进行充电以输出高电位至上述该级GOA单元之栅极信号G(N)。反向扫描时，所述正向扫描控制信号(UD)设为低电位，所述反向扫描控制信号(DU)设为高电位，当下一级GOA单元传递过来的栅极信号为高电位时，启动上拉电路(200)以对所述关键节点Q(N)进行充电以输出高电位至上述该级GOA单元之栅极信号G(N)。
[0024]如图1所示，下拉维持电路500包括第一晶体管Τ15，其栅极连接第一电路点P (N)，其漏极和源极分别连接第N级水平扫描线G (N)和输入直流低电压VSS ;第二晶体管Τ16，其栅极连接第一电路点P (N)，其漏极和源极分别连接上拉电路200之栅极信号点Q (N)和输入直流低电压VSS ;第三晶体管Τ17，其栅极连接上拉电路200之栅极信号点Q(N)，其漏极和源极分别连接第二电路点K(N)和第一电路点P(N);第四晶体管Τ18，其栅极连接第二时钟信号XCKN，其漏极和源极分别连接第一时钟信号CKN和第一电路点P (N);第五晶体管Τ19，其栅极连接第一时钟信号CKN，其漏极和源极分别连接第二时钟信号XCKN和第二电路点K (N);第六晶体管Τ5，其源极连接第一电路点P (N，其栅极和漏极均连接第一时钟信号CKN ;第七晶体管Τ6，其栅极连接第一电路点P (N)，其漏极和源极分别连接第一时钟信号CKN和第一电路点P (N);第八晶体管(T9)，其源极连接第二电路点K(N)，其栅极和漏极均连接第二时钟信号XCKN ;第九晶体管Τ10，其栅极连第二电路点K(N)，其漏极和源极分别连接第二时钟信号XCKN和第二电路点K(N);第十晶体管Τ13，其栅极连接第二电路点K(N)，其漏极和源极分别连接上拉电路200之栅极信号点Q(N)和输入直流低电压VSS ;第十一晶体管Τ14，其栅极连接第二电路点K(N)，其漏极和源极分别连接第N级水平扫描线G(N)和输入直流低电压VSS ;第十二晶体管Tll和第十三晶体管T7串联，其中第十二晶体管Tll的栅极连接第一电路点P(N)，其漏极和源极分别连接第一电路点P(N)和第十三晶体管T7的漏极；第十三晶体管T7的栅极连接所述关键节点Q (N)，其漏极和源极分别连接第一电路点P(N)和输入直流低电压VSS ;第十四晶体管T12和第十五晶体管T8串联，其中第十四晶体管T12的栅极连接第二电路点K(N)，其漏极和源极分别连接第二电路点K (N)和第十五晶体管T8的漏极，其中第十五晶体管T8的栅极连接上拉电路200之栅极信号点Q (N)，其漏极和源极分别连接第二电路点K(N)和输入直流低电压VSS。
[0025]下拉维持电路500之分压结构的全新设计，特别是第十三晶体管T7和