电压信号提供给第一节占.V，
[0050]第二下拉模块，用于响应第二节点的电压信号，将低电平电压信号提供给第一输出端子和第二输出端子；
[0051]第三下拉模块，用于响应第一时钟信号，将低电平电压信号提供给第一输出端子和第二输出端子。
[0052]该下拉模块中，当第二节点的电压信号为高电平信号时，通过第一下拉模块将低电平电压信号提供给第一节点，对第一节点进行放电，同时通过第二下拉模块将低电平电压信号提供给第一输出端子和第二输出端子，对第一输出端子和第二输出端子进行放电；并且，第一时钟信号为高电平时，通过第三下拉模块将低电平电压信号提供给第一输出端子和第二输出端子，对第一输出端子和第二输出端子进行放电。
[0053]较佳的，所述第一下拉模块包括:
[0054]第十二薄膜晶体管，其栅极连接第二节点，漏极连接第一节点，源极连接低电平电压信号。
[0055]该第一下拉模块中，当第二节点的电压信号为高电平时，所述第十二薄膜晶体管导通，对第一节点进行放电。
[0056]较佳的，所述第二下拉模块包括:
[0057]第十三薄膜晶体管，其栅极连接第二节点，漏极连接第一输出端子和第二输出端子，源极连接低电平电压信号。
[0058]该第二下拉模块中，当第二节点的电压信号为高电平时，所述第十三薄膜晶体管导通，对第一输出端子和第二输出端子进行放电。
[0059]较佳的，所述第三下拉模块包括:
[0060]第十四薄膜晶体管，其栅极连接第一时钟信号，漏极连接第一输出端子和第二输出端子，源极连接低电平电压信号。
[0061]所述第三下拉模块中，当第一时钟信号为高电平时，所述第十四薄膜晶体管导通，对第一输出端子和第二输出端子进行放电。
[0062]较佳的，所有薄膜晶体管均为N型或P型薄膜晶体管。
[0063]较佳的，所有薄膜晶体管均为多晶硅薄膜晶体管，或者均为非晶硅薄膜晶体管，或者均为氧化物薄膜晶体管。
[0064]本发明实施例提供了一种栅极驱动电路，包括级联的各级移位寄存器单元；其中，第一级移位寄存器单元的输入信号端连接起始信号端，第一级移位寄存器单元的复位信号端连接下一级移位寄存器单元的输出端子；最后一级移位寄存器单元的输入信号端连接上一级移位寄存器单元的输出端子，最后一级移位寄存器单元的复位信号端连接起始信号端;
[0065]除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入信号端连接上一级移位寄存器单元的输出端子，复位信号端连接下一级移位寄存器单元的输出端子；且所有级联的移位寄存器单元均为上述的移位寄存器单元。
[0066]所述栅极驱动电路由上述移位寄存器单元级联而成，由于所述移位寄存器单元中，采用3个其占空比均为1/3的时钟信号，利用时钟信号的时序错位，在同一触发信号触发下，利用一个移位寄存器单元在两行的时间内分别对η行和n+1行输出栅线扫描信号，从而实现一个移位寄存器单元对应两行栅极驱动信号的输出，大幅度减小了对栅极驱动电路设计布线所需的空间，有利于减小显示面板的体积，实现显现面板的窄边框设计；同时还可以降低显示面板的功耗。
[0067]本发明实施例提供了一种显示装置，所述显示装置包括上述的栅极驱动电路。
[0068]本发明实施例提供了一种上述的移位寄存器单元的驱动方法，所述方法包括:
[0069]输入模块响应于输入信号和第一时钟信号，将输入信号提供给第一节点；
[0070]输出模块响应于第一节点的电压信号，将第二时钟信号提供给输出端子；
[0071]输出模块响应于第一节点的电压信号，将第三时钟信号提供给输出端子；
[0072]复位模块响应于复位信号，将低电平电压信号提供给第一节点，对第一节点放电；下拉控制模块响应于第一时钟信号，并将所述第一时钟信号提供给第二节点，对第二节点充电；下拉模块响应于第二节点的电压信号和第一时钟信号，将低电平电压信号提供给第一节点和输出端子；
[0073]下拉控制模块响应于第二时钟信号，将低电平电压信号提供给第一节点和输出端子;
[0074]其中，所述第一时钟信号、第二时钟信号和第三时钟信号的占空比均为1/3。
[0075]本发明实施例提供的驱动方法中，由于所述移位寄存器单元采用3个其占空比均为1/3的时钟信号，利用时钟信号的时序错位，在同一触发信号触发下，通过一个移位寄存器单元在两行的时间内分别对η行和n+1行输出栅线扫描信号，从而实现一个移位寄存器单元对应两行栅极驱动信号的输出，减少了组成栅极驱动电路所需的移位寄存器单元的数目，从而大幅度减小了对栅极驱动电路设计布线所需的空间，有利于减小显示面板的体积，实现显现面板的窄边框设计；同时还可以降低显示面板的功耗。
【附图说明】
[0076]图1为现有技术中移位寄存器单元结构示意图；
[0077]图2为本发明实施例提供的一种移位寄存器单元的结构示意图；
[0078]图3为本发明实施例提供的一种栅极驱动电路的结构示意图；
[0079]图4为本发明实施例提供的一种移位寄存器单元的各信号端的时序信号图。
【具体实施方式】
[0080]本发明实施例提供了一种移位寄存器单元、栅极驱动电路及驱动方法和显示装置，用于减小显示面板的体积，同时降低显示面板的功耗。
[0081]下面结合附图，对本发明进行说明。
[0082]本发明实施例提供了一种移位寄存器单元，其结构如图2所示，从图2中可以看出，所述寄存器单元包括:输入模块201、复位模块202、输出模块203、下拉控制模块204和下拉模块205 ；
[0083]所述输入模块201，用于响应输入信号和第一时钟信号，将输入信号通过作为所述输入模块输出端的第一节点提供给输出模块；
[0084]所述复位模块202，连接复位信号端，用于响应复位信号，将低电平电压信号提供给第一节点；
[0085]所述输出模块203，用于响应第一节点的电压信号，将第二时钟信号和第三时钟信号提供给输出端子；
[0086]所述下拉控制模块204，用于响应第一时钟信号、第二时钟信号、第一节点的电压信号和复位信号，将第一时钟信号提供给作为所述下拉控制模块的输出端的第二节点；以及，响应于第一节点的电压信号，将低电平电压信号提供给第二节点；
[0087]所述下拉模块205，用于响应第二节点的电压信号和第一时钟信号，将低电平电压信号提供给第一节点和输出端子；
[0088]其中，所述第一时钟信号、第二时钟信号和第三时钟信号的占空比均为1/3。
[0089]本发明实施例提供的移位寄存器单元，包括:用于响应输入信号和第一时钟信号，将输入信号通过作为所述输入模块输出端的第一节点提供给输出模块的输入模块；用于响应复位信号，将低电平电压信号提供给第一节点的复位模块；用于响应第一节点的电压信号，将第二时钟信号和第三时钟信号提供给输出端子的输出模块；用于响应第一时钟信号、第二时钟信号和复位信号，将第一时钟信号提供给作为所述下拉控制模块的输出端的第二节点，并且响应于第一节点的电压信号，将低电平电压信号提供给第二节点的下拉控制模块；以及用于响应第二节点的电压信号和第一时钟信号，将低电平电压信号提供给第一节点和输出端子的下拉模块；其中，所述第一时钟信号、第二时钟信号和第三时钟信号的占空比均为1/3。由于该移位寄存器单元中，采用3个其占空比均为1/3的时钟信号，利用时钟信号的时序错位，在同一触发信号触发下，利用一个移位寄存器单元在两行的时间内分别对η行和n+1行输出栅线扫描信号，从而实现一个移位寄存器单元对应两行栅极驱动信号的输出，减少了所需的移位寄存器单元的数目，大幅度减小了对栅极驱动电路设计布线所需的空间，有利于减小显示面板的体积，实现显现面板的窄边框设计；同时还可以降低显示面板的功耗。
[0090]进一步的，所述输出模块203包括:
[0091]第一输出模块2031，用于响应第一节点的电压信号，将第二时钟信号提供给第一输出端子；
[0092]第二输出模块2032，用于响应第一节点的电压信号，将第三时钟信号提供给第二输出端子。
[0093]该输出模块中，当第一节点的电压信号为高电平时，通过所述第一输出模块和第二输出模块分别将第二时钟信号和第三时钟信号提供给第一输出端子和第二输出端子
[0094]进一步的，所述下拉控制模块204包括:
[0095]第一下拉控制模块2041，用于响应第一时钟信号、第二时钟信号和第一节点的电压信号，将第一时钟信号提供给第二节点；
[0096]第二下拉控制模块2042，用于响应复位信号，将第一时钟信号提供给第二节点；
[0097]第三下拉控制模块2043，用于响应第一节点的电压信号，将低电平电压信号提供给第二节点。
[0098]该下拉控制模块中，当第一时钟信号或第二时钟信号为高电平，且第一节点的电压信号为低电平时，通过所述第一下拉控制模块将所述第一时钟信号提供给所述第二节点；当所述复位信号为高电平时，