移位寄存器、栅极驱动电路及液晶显示面板的制作方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及液晶显示 面板。
【背景技术】
[0002] 近来，随着液晶显示技术的发展，液晶显示面板的应用也越来越广泛。在液晶显示 面板工作时，位于液晶显示面板中的栅极驱动电路要产生扫描信号，以逐一地驱动阵列基 板内的每一条扫描线，使得数据信号能够传输到阵列基板内的每一个像素单元，上述的扫 描信号是由栅极驱动电路中的移位寄存器来产生的。
[0003] 栅极驱动电路主要设置在液晶显示面板的非显示区域，随着对窄边框化设计的需 求，要求栅极驱动电路所占用的版面面积越小越好，但是随着对显示高分辨率的需求，却需 要在栅极驱动电路中设置越来越多的电路元件，这两个需求相互制约。
[0004] 图1为现有技术中一种移位寄存器的电路结构图，如图1所示，该移位寄存器包括 上拉模块11、上拉驱动模块12、复位模块13、下拉模块14和稳压模块15,其中的上拉模块 11和下拉模块14主要分别用于控制移位寄存器的信号输出端输出高电平信号或低电平信 号，而对于上拉模块11，其包括一上拉晶体管M1，上拉晶体管Ml的栅极与上拉控制结点Q 连接，上拉晶体管的源极与时钟信号线CLKl连接，上拉晶体管Ml的漏极连接到移位寄存器 的信号输出端；对于上拉驱动模块12和复位模块13,其输出端均与上拉控制结点Q连接， 上拉驱动模块12和复位模块13分别控制上拉控制点Q点的电位，以使上拉晶体管Ml处于 导通或截止状态，进而控制移位寄存器的信号输出端是否输出扫描信号。但是在整个栅极 驱动电路中，每一级移位寄存器仅在特定时间段内输出扫描信号，在非输出扫描信号的时 间段内，时钟信号线CLKl上会始终传输脉冲信号，通过上拉晶体管Ml的栅极与源极之间的 寄生电容，容易拉高上拉晶体管Ml的栅极，即上拉控制结点Q的电位，而上拉控制结点Q电 位升高会使得上拉晶体管Ml有被打开的风险，因此，一般都会设置相应的稳压模块15来稳 定上拉控制结点Q的电位，例如设置稳压电容Cl和两个稳压晶体管M5和M7,其中稳压电容 Cl的一端与上拉晶体管Ml的源极共同连接到时钟信号线CLK1，另一端连接到稳压控制结 点QB，而QB同时与稳压晶体管M3的栅极连接，稳压晶体管M3的源极与低电平信号线VGL 连接，漏极与上拉控制结点Q连接，此时，在上拉晶体管Ml的源栅寄生电容拉高上拉控制结 点Q的电位的同时，也通过稳压电容Cl拉高了稳压控制结点QB的电位，从而可以将稳压晶 体管M3导通，以将上拉控制结点Q的电位拉低，达到稳定上拉控制结点Q电位的作用。
[0005] 然后上述在每级移位寄存器在时钟信号线上都设置了稳压电容C1，不仅影响移位 寄存器以及整个栅极驱动电路的输出能力，同时制作上述稳压电容需要较大的版面面积， 也不利于满足用户对窄边框化的需求。
【发明内容】
[0006] 本发明提供一种移位寄存器、栅极驱动电路及液晶显示面板，能够有效提高移位 寄存器及整个栅极驱动电路的输出能力，并满足用户对窄边框化的需求。
[0007] 第一方面，本发明实施例提供了一种移位寄存器，包括上拉模块、下拉模块、上拉 驱动模块、复位模块和稳压模块；
[0008] 所述上拉模块包括上拉晶体管，所述上拉晶体管的源极与第一时钟信号线电连 接，所述上拉晶体管的漏极与移位寄存器的信号输出端电连接，所述上拉晶体管的栅极与 上拉控制结点电连接；
[0009] 所述上拉驱动模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体 管导通并输出扫描信号；
[0010] 所述复位模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体管终 止输出扫描信号；
[0011] 所述下拉模块的输出端与所述移位寄存器的信号输出端电连接，下拉所述移位寄 存器的信号输出端的电位；
[0012] 所述稳压模块包括第一稳压晶体管和至少一个第二稳压晶体管，所述第一稳压晶 体管的栅极和源极均与所述第一时钟信号线电连接，所述第一稳压晶体管的漏极与稳压控 制结点电连接，所述第二稳压晶体管的栅极与所述稳压控制结点电连接，所述第二稳压晶 体管的源极与稳压信号线电连接，所述第二稳压晶体管的漏极与所述上拉控制结点电连 接。
[0013] 进一步的，所述稳压模块还包括：第三稳压晶体管，所述第三稳压晶体管的栅极与 所述第一稳压晶体管的漏极电连接，所述第三稳压晶体管的源极与所述第一时钟信号线电 连接，所述第三稳压晶体管的漏极与所述稳压控制结点电连接。
[0014] 进一步的，所述上拉模块还包括自举电容，所述稳压模块还包括第四稳压晶体管； 所述自举电容的第一端与所述上拉控制结点电连接，所述自举电容的第二端分别与所述移 位寄存器的信号输出端和所述第四稳压晶体管的漏极电连接，所述第四稳压晶体管的栅极 与所述稳压控制结点电连接，所述第四稳压晶体管的源极与所述稳压信号线电连接。
[0015] 进一步的，所述稳压模块还包括第五稳压晶体管，所述第五稳压晶体管的栅极与 所述上拉控制结点电连接，所述第五稳压晶体管的源极与所述稳压信号线电连接，所述第 五稳压晶体管的漏极与所述稳压控制节点电连接。
[0016] 进一步的，所述上拉驱动模块包括上拉驱动晶体管，所述上拉驱动晶体管的栅极 与前2级移位寄存器的信号输出端电连接，所述上拉驱动晶体管的源极与第二时钟信号线 电连接，所述上拉驱动晶体管的漏极与所述上拉控制结点电连接；
[0017] 所述复位模块包括复位晶体管，所述复位晶体管的栅极与后2级移位寄存器的信 号输出端电连接，所述复位晶体管的源极与第三时钟信号线电连接，所述复位晶体管的漏 极与所述上拉控制结点电连接；
[0018] 所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极与第四时钟信号线电连 接，所述下拉晶体管的源极与所述稳压信号线电连接，所述下拉晶体管的漏极与所述移位 寄存器的信号输出端电连接。
[0019] 进一步的，所述稳压模块还包括第六稳压晶体管和第七稳压晶体管；
[0020] 所述第六稳压晶体管的栅极与所述第四时钟信号线电连接，所述第六稳压晶体管 的源极与所述稳压信号线电连接，所述第六稳压晶体管的漏极与所述第三稳压晶体管的栅 极电连接；
[0021] 所述第七稳压晶体管的栅极与所述第四时钟信号线电连接，所述第七稳压晶体管 的源极与所述稳压信号线电连接，所述第七稳压晶体管的漏极与所述稳压控制结点电连 接。
[0022] 进一步的，所述上拉晶体管、所述第一稳压晶体管、所述第二稳压晶体管、所述第 三稳压晶体管、所述第四稳压晶体管、所述第五稳压晶体管、所述上拉驱动晶体管、所述复 位晶体管、所述下拉晶体管、所述第六稳压晶体管和第七稳压晶体管均为N型晶体管或均 为P型晶体管。
[0023] 进一步的，所述稳压信号线为低电平信号线。
[0024] 第二方面，本发明还提供了一种栅极驱动电路，包括级联的多个如上述任一所述 的移位寄存器。
[0025] 第三方面，本发明还提供了一种液晶显示面板，包括彩膜基板和阵列基板，所述阵 列基板包括显示区域和非显示区域，所述非显示区域设置有如上所述的栅极驱动电路。
[0026] 本发明提供的移位寄存器、栅极驱动电路和液晶显示面板，其中的稳压模块中不 再设置稳压电容，而通过设置栅极和源极均与第一时钟信号线电连接的第一稳压晶体管， 不仅能够提高移位寄存器及整个栅极驱动电路的输出能力，而且第一稳压晶体管作为栅极 和和源极电连接的晶体管，在制作时仅需要比较小的版面面积即可，远远小于制作稳压电 容所需的版面面积，能够进一步地减小栅极驱动电路的版面面积，满足用户对液晶显示面 板窄边框化的需求。
【附图说明】
[0027] 图1为现有技术中一种移位寄存器的电路结构图；
[0028] 图2为本发明实施例一提供的移位寄存器的电路结构图；
[0029] 图3为本发明实施例二提供的移位寄存器的电路结构图一；
[0030] 图4为本发明实施例二提供的移位寄存器的电路结构图二；
[0031] 图5为本发明实施例三提供的移位寄存器的电路结构图；
[0032] 图6为本发明实施例四提供的移位寄存器的电路结构图；
[0033] 图7为图6所示移位寄存器的驱动时序及信号波形示意图；
[0034] 图8为模拟的-30°C时移位寄存器的输出能力对比图；
[0035] 图9为本发明实施例五提供的一种栅极驱动电路的连接示意图；
[0036] 图10为图9所示的栅极驱动电路的驱动时序及信号波形示意图。
【具体实施