第一与非门(NAND)IHa以及连接所述第一与非门114a的若干串连第三组反相单元110c，所述第一与非门114a的两个输入端分别接收所述本级级传信号Q(N)以及所述第二时钟信号CK2，以使所述第三组反相单元IlOc产生所述第N级栅极信号G(N);以及第二逻辑单元112b包括第二与非门114b以及连接所述第二与非门114b的第四组反相单元110d，所述第二与非门114b的两个输入端分别接收所述本级级传信号Q(N)以及所述第三时钟信号CK3，以使所述第四组反相单元IlOd产生所述第N+1级栅极信号G(N+1)。第三组反相单元IlOc以及第四组反相单元IlOd分别包括若干第四反相器108d。
[0028]参考图4，其为根据本发明第三实施例中阵列基板上栅极驱动电路的示意图，其类似图1A的第一实施例中阵列基板上栅极驱动电路，其差异在于图4的阵列基板上栅极驱动电路只设置一级栅极驱动单元，并且信号处理模块106b不同于图1A的信号处理模块106。所述阵列基板上栅极驱动电路适用于液晶面板，包括:输入模块100、复位模块102、锁存模块104以及信号处理模块106b，输入模块100电性连接复位模块102，复位模块102电性连接锁存模块104，锁存模块104电性连接信号处理模块106b。输入模块100用以接收前级级传信号Q(N-1)、前级反相级传信号XQ(N-1)以及低电压信号VGL，使所述输入模块产生本级中继信号TP(N)以及本级级传信号Q(N)，其中N为正整数，其中所述前级级传信号Q(N-1)为所述阵列基板上栅极驱动电路的启动信号(STV)，STV例如是一帧画面的启始信号。
[0029]复位模块102用以接收一复位信号、高电压信号VGH以及低电压信号VGL，使所述中继信号TP(N)以及本级级传信号Q(N)在初始状时清零复位，并且所述复位模块102依据所述高电压信号VGH以及所述中继信号TP(N)产生控制信号SC;锁存模块104用以接收所述控制信号SC、第一时钟信号CKl以及所述高电压信号VGH，并且所述锁存模块104依据所述控制信号以及第一时钟信号CKl产生本级反相级传信号XQ(N);以及信号处理模块106b用以接收所述本级反相级传信号XQ(N)、第二时钟信号CK2以及第三时钟信号CK3，所述信号处理模块106b通过所述本级级传信号Q(N)控制若干组晶体管(例如是图1A的第十三晶体管T13以及第十五晶体管T15)TS的开启状态，使第一对晶体管TSl通过所述第二时钟信号CK2产生第一级栅极信号G( I)，以及使其余各对晶体管TSN通过所述第三时钟信号CK3分别产生第二级栅极信号G(2)至第N级栅极信号G(N)。
[0030]在图4的实施例中，所述信号处理模块106b包括第三反相器108c、若干对晶体管TS以及若干组反相单元110e。第三反相器108c包括第三输入端以及第三输出端，所述第三输入端用以接收所述本级反相级传信号XQ(N)以产生所述本级级传信号Q(N);每一对晶体管TS包括第一型晶体管以及第二型晶体管，每一第一型晶体管以及每一第二型晶体管分别包括源极、栅级以及漏极;若干组反相单元IlOe分别耦接所述若干对晶体管，每一组反相单元IlOe包括若干依序串接的第四反相器108d。其中，所述第二输入端传送所述本级反相级传信号XQ(N)至每一第二型晶体管的栅级，所述第二输出端输出所述本级级传信号Q(N)至每一第一型晶体管的栅级，每对晶体管的第一型晶体管以及第二型晶体管的两个源极耦接在一起，并且每对晶体管的第一型晶体管以及第二型晶体管的两个漏极与每一组反相单元耦接在一起，其中第一对晶体管通过所述第二时钟信号CK2使第一组反相单元IlOe产生第一级栅极信号G(l)，其余各对晶体管通过所述第三时钟信号CK3使其余各组反相单元IlOe依序产生第二级栅极信号G(2)至第N级栅极信号G(N)。本发明的反相器用于增加栅极驱动信号的驱动能力，以减少电阻/电容的延迟效应。
[0031]本发明的第二实施例提供一种液晶显示器，包括上述任意一个实施例的栅极驱动电路。
[0032]综上所述，本发明的阵列基板上栅极驱动电路及使用所述电路的液晶显示器，通过输入模块、锁存模块以及信号处理模块，使用较少的时钟(CK)信号线和晶体管，有利于窄边框的液晶显示器设计，解决目前显示面板制程的限制问题。
[0033]虽然本发明已用较佳实施例揭露如上，然其幷非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求范围所界定者为准。
【主权项】
1.一种阵列基板上栅极驱动电路，适用于液晶面板，其特征在于，所述阵列基板上栅极驱动电路设有若干依序连接的栅极驱动单元，每一级栅极驱动单元包括: 一输入模块，用以接收前级级传信号Q(N-l)、前级反相级传信号XQ(N-1)以及低电压信号，使所述输入模块产生本级中继信号TP(N)以及本级级传信号Q(N)，其中N为正整数； 一复位模块，电性连接所述输入模块，用以接收一复位信号、高电压信号以及低电压信号，使所述中继信号TP(N)以及本级级传信号Q(N)在初始状时清零复位，并且所述复位模块依据所述高电压信号以及所述中继信号TP(N)产生一控制信号； 一锁存模块，电性连接所述复位模块，用以接收所述控制信号、第一时钟信号以及所述高电压信号，并且所述锁存模块依据所述控制信号以及第一时钟信号产生本级反相级传信号XQ(N);以及 一信号处理模块，电性连接所述锁存模块，用以接收所述本级反相级传信号XQ(N)、所述低电压信号、第二时钟信号以及第三时钟信号，所述信号处理模块以所述本级级传信号Q(N)控制两个晶体管的开启状态，使所述两个晶体管分别通过所述第二时钟信号以及所述第三时钟信号以产生第N级栅极信号G(N)以及第N+1级栅极信号G(N+1)。2.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，所述输入模块包括: 一第一晶体管，包括第一源极、第一栅级以及第一漏极； 一第二晶体管，包括第二源极、第二栅级以及第二漏极；以及 一第三晶体管，包括第三源极、第三栅级以及第三漏极； 其中，所述第一源极耦接所述第三源极以接收所述本级级传信号Q(N)，所述第一漏极、所述第二源极以及所述第三漏极耦接在一起以接收所述本级中继信号TP(N)，所述第一栅级耦接所述第二栅级以接收所述前级级传信号Q(N-1)，所述第三栅级接收所述前级反相级传信号XQ(N-1)，所述第二漏极接收所述低电压信号。3.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，所述复位模块包括: 一第四晶体管，包括第四源极、第四栅级以及第四漏极； 一第五晶体管，包括第五源极、第五栅级以及第五漏极； 一第六晶体管，包括第六源极、第六栅级以及第六漏极； 一第七晶体管，包括第七源极、第七栅级以及第七漏极； 一第八晶体管，包括第八源极、第八栅级以及第八漏极；以及 一第九晶体管，包括第九源极、第九栅级以及第九漏极； 其中，所述第四栅级耦接所述第五栅级以接收所述复位信号，所述第六栅级以所述第八栅级接收所述本级级传信号Q(N)，所述第七栅级以所述第九栅级接收所述本级中继信号TP(N)，所述第五源极接收所述高电压信号，所述第四漏极耦接所述第六漏极以接收所述低电压信号，所述第四源极、所述第七源极、所述第八漏极以及所述第九漏极耦接在一起以输出所述控制信号，所述第五漏极、所述第八源极以及所述第九源极耦接在一起。4.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，所述锁存模块包括: 一第一反相器，包括第一输入端以及第一输出端，用以接收所述控制信号以形成反相控制信号； 一第十晶体管，包括第十源极、第十栅级以及第十漏极； 一第十一晶体管，包括第十一源极、第十一栅级以及第十一漏极；以及 一第十二晶体管，包括第十二源极、第十二栅级以及第十二漏极； 其中，所述第一输入端耦接所述第十栅级以及第十二栅级以接收所述控制信号，所述第一输出端用以输出所述反相控制信号至所述第十一栅极，所述第十二晶体管接收所述第一时钟信号，所述第十