移位寄存器、栅线集成驱动电路、其驱动方法及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤指一种移位寄存器、栅线集成驱动电路、其驱动方法及显示装置。
【背景技术】
[0002]在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理等。液晶显示器包括数据驱动器(SourceDriver)、栅极驱动装置(Gate Driver)及液晶显示面板等。其中，液晶显示面板中具有像素阵列，而栅极驱动装置用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。
[0003]目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(ICJntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计;并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
[0004]现有的栅极驱动装置通常由多个级联的移位寄存器构成;其中各级移位寄存器的信号输出端所输出信号一般是由上拉节点和时钟信号控制的，每一级移位寄存器的输出信号作为下一级移位寄存器的输入信号，并作为上一级移位寄存器的复位信号。
[0005]通常栅极集成电路中的栅极驱动芯片可以支持栅极全开功能，即在静电(ESD)发生或者关机时将所有栅极输入信号全部打开，从而对存储电容进行放电，规避异常情况下的残影等画面异常显示的问题。但是对于传统的GOA电路来说，由于下一级移位寄存器的输出高电平时会使得上一级移位寄存器输出端输出低电平，因此逻辑上无法实现，客观上造成GOA电路中所有的移位寄存器无法全部打开进行放噪，产生异常显示。
【发明内容】
[0006]有鉴于此，本发明实施例提供一种移位寄存器、栅线集成驱动电路、其驱动方法及显示装置，当关机瞬间或者检测到静电发生时，可以实现移位寄存器全部打开进行放噪的功能。
[0007]因此，本发明实施例提供了一种移位寄存器，包括:包括:输入模块，输出模块，下拉驱动模块，下拉模块，复位模块;其中，
[0008]所述输入模块的第一端与信号输入端连接、第二端与第一节点连接;所述输入模块用于在所述信号输入端的控制下，控制所述第一节点的电位；
[0009]所述输出模块的第一端与所述第一节点连接、第二端与第一信号控制端连接、第三端与信号输出端连接;所述输出模块用于在所述第一节点的控制下，将所述第一信号控制端的信号通过所述信号输出端输出；
[0010]所述下拉驱动模块的第一端与第二信号控制端连接、第二端与所述第一节点连接、第三端与电平信号端连接、第四端与第二节点连接;所述下拉驱动模块用于在所述第二信号控制端和第一节点的控制下，控制所述第二节点的电位；
[0011]所述下拉模块的第一端与电平信号端连接、第二端与所述第一节点连接、第三端与所述信号输出端连接、第四端与第三信号控制端连接、第五端与所述第二节点连接;所述下拉模块用于在所述第三信号控制端和第二节点的控制下，控制所述第一节点和信号输出端的电位；
[0012]所述复位模块的第一端与所述电平信号端连接、第二端与所述第一节点连接、第三端与所述信号输出端连接、第四端与所述第四信号控制端连接、第五端与复位信号端连接;所述复位模块用于在所述第四信号控制端和复位信号端的控制下，对所述信号输出端进行复位。
[0013]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述下拉丰吴块包括:
[0014]第一开关晶体管，其栅极与所述第三信号控制端连接、源极与所述第二节点连接；
[0015]第二开关晶体管，其栅极与所述第一开关晶体管的漏极连接、源极与所述电平信号端连接、漏极与所述第一节点连接；
[0016]第三开关晶体管，其栅极与所述第一开关晶体管的漏极连接、源极与所述电平信号端连接、漏极与所述信号输出端连接。
[0017]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述复位丰吴块包括:
[0018]第四开关晶体管，其栅极与所述第四信号控制端连接、源极与所述复位信号端连接；
[0019]第五开关晶体管，其栅极与所述第四开关晶体管的漏极连接、源极与所述电平信号端连接、漏极与所述第一节点连接；
[0020]第六开关晶体管，其栅极与所述第四开关晶体管的漏极连接、源极与所述电平信号端连接、漏极与所述信号输出端连接。
[0021]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述输入丰吴块包括:
[0022]第七开关晶体管，其栅极和源极分别与所述信号输入端连接、漏极与所述第一节点连接。
[0023]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述输出丰吴块包括:
[0024]第八开关晶体管，其栅极与所述第一节点连接、源极与所述第一信号控制端连接、漏极与所述信号输出端连接；
[0025]连接在所述第一节点和所述信号输出端之间的电容。
[0026]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述下拉驱动t吴块包括:
[0027]第九开关晶体管，其栅极和源极分别与所述第二信号控制端连接；
[0028]第十开关晶体管，其栅极与所述第九开关晶体管的漏极连接、源极与所述第九开关晶体管的源极连接、漏极与所述第二节点连接；
[0029]第十一开关晶体管，其栅极与所述第一节点连接、源极与所述第九开关晶体管的漏极连接、漏极与所述电平信号端连接；
[0030]第十二开关晶体管，其栅极与所述第一节点连接、源极与所述电平信号端连接、漏极与所述第二节点连接。
[0031]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，在所述移位寄存器正常工作时，所述第一信号控制端和所述第二信号控制端输入的信号为反相的时钟信号，所述第三信号控制端和第四信号控制端为高电平，所述电平信号端为低电平；
[0032]在所述移位寄存器发生静电或关机瞬间时，所述第一信号控制端和第二信号控制端为高电平，所述第三信号控制端、第四信号控制端和电平信号端为低电平。
[0033]在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器中，所述第一信号控制端与所述第二信号控制端为同一信号控制端。
[0034]本发明实施例提供的一种栅线集成驱动电路，包括串联的多个本发明实例例提供的移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其相邻的上一个移位寄存器的复位信号端输入复位信号;第一个移位寄存器向第二个移位寄存器的信号输入端输入触发信号;最后一个移位寄存器向自身以及上一个移位寄存器的复位信号端输入复位信号。
[0035]本发明实施例还提供了一种上述栅线集成驱动电路的驱动方法，包括:正常工作阶段、发生静电或关机瞬间阶段；
[0036]在所述正常工作阶段，所有的移位寄存器依次输出开启信号；
[0037]在所述发生静电或关机瞬间阶段，所有的移位寄存器同时输出开启信号。
[0038]本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅线集成驱动电路。
[0039]本发明实施例的有益效果包括:
[0040]本发明实施例提供的一种移位寄存器、栅线集成驱动电路、其驱动方法及显示装置，该移位寄存器包括:输入模块，输出模块，下拉驱动模块，下拉模块，复位模块;其中，输入模块的第一端与信号输入端连接、第二端与第一节点连接;输入模块用于在信号输入端的控制下，控制第一节点的电位;输出模块的第一端与第一节点连接、第二端与第一信号控制端连接、第三端与信号输出端连接;输出模块用于在第一节点的控制下，将第一信号控制端的信号通过信号输出端输出；下拉驱动模块的第一端与第二信号控制端连接、第二端与第一节点连接、第三端与电平信号端连接、第四端与第二节点连接;下拉驱动模块用于在第二信号控制端和第一节点的控制下，控制第二节点的电位;下拉模块的第一端与电平信号端连接、第二端与第一节点连接、第三端与信号输出端连接、第四端与第三信号控制端连接、第五端与第二节点连接;下拉模块用于在第三信号控制端和第二节点的控制下，控制第一节点和信号输出端的电位;复位模块的第一端与电平信号端连接、第二端与第一节点连接、第三端与信号输出端连接、第四端与第四信号控制端连接、第五端与复位信号端连接；复位模块用于在第四信号控制端和复位信号端的控制下，对信号输出端进行复位。由于这样通过上述五个模块的相互配合，在移位寄存器正常工作时，可以有效控制第一节点和信号输出端放燥；当发生异常情况时，如关机瞬间或者检测到静电发生时，可以实现移位寄存器全部打开进行放噪的功能。
【附图说明】
[0041 ]图1为本发明实施例提供的移位寄存器的结构示意图；
[0042]图2为本发明实施例提供的移位寄存器的具体结构示意图之一；
[0043]图3为本发明实施