通块相比)增加字线的宽度达25%，并在存储器裸芯中使用2024块中的10块形成DR分区，裸芯大小的增加为大约额外的0.12%。增加在DR分区中的存储器单元的大小达25%相比于普通分区在DR分区中提供数据保留的大约200%的增加。因此，用于某些数据的这样的可靠的存储的可用性远比大小上的少量增加有价值。
[0052]尽管上述示例示出了两种类型的存储器单元以及两个分区，但本发明的多个方面可以应用到三种或更多大小的存储器单元、或应用到三个或更多分区，或应用到两者。例如，三种不同大小的存储器单元可以被用于形成三个不同的分区，其中每个分区具有统一的大小的存储器单元。常规的数据可以被存储在一个分区中(例如具有最小单元的分区)，更加重要或者更加频繁地写入的数据可以被存储在第二分区中(例如具有中型大小的单元的分区)，以及最重要或者最频繁地写入的数据可以被存储在第三分区中(例如具有最大的存储器单元的分区)。在适当的地方也可以使用进一步的分区，使得任何给定大小的存储器单元可以有多个分区(例如具有最小单元的多个分区)。尽管最小的单元可以是具有使用光刻工艺以形成存储器阵列的最小特征大小的单元，但这不一定总是如此。单元大小可以根据需求选择，并且在一些情况中单元可以都大于最小特征大小。
[0053]在一些情况中，双图案化工艺或者其它技术可以被用于形成比最小的元件小的元件，所述最小的元件可以通过直接光刻图案化形成。这样的双图案化的示例在美国专利N0.7，655，536和7，960, 266中描述。本发明的多个方面可以应用到以这样的方式形成的存储器阵列。因此，最小特征大小并不一定是通过直接光刻图案化实现的最小特征大小；它可以使使用一些额外的技术实现的最小特征大小以制造甚至更小的特征。例如，当F是通过直接光刻图案化实现的最小特征大小时，窄的字线可以具有F/2的宽度，而其它字线具有更大的宽度。位线可以通过在这样的示例中的直接图案化形成(即位线宽度=F)，或者可以以一些其它方式形成。
[0054]尽管上述示例称“普通”分区，但这指的是存储器单元的相对大小，并且术语“普通”不意欲将这样的分区限制为任何其它特性。术语DR分区通常指与在普通分区中所用的相比使用较大的存储器单元的分区。但是，DR分区也可以使用额外的技术以改善在DR块中的数据保留。例如，可以替代MLC存储而使用SLC存储，更大限度的冗余可以被用于ECC，可以使用更频繁的数据擦除，并且可以使用不同的读取-验证方案以最小化单元-到-单元耦合的效应或其它效应。因此，DR分区可以被配置为采用另外的技术以相比于普通分区改善数据保留。
[0055]Mrk
[0056]尽管参考其示例的实施例描述了本发明的各个方面，应理解的是，本发明有权享受在所附权利要求的完整范围中的保护。此外，尽管本发明教导用于关于特定的现有技术的结构的实现方式的方法，应理解的是，本发明有权享受当用除上述以外的架构实现存储器阵列时的保护。
【主权项】
1.一种NAND闪速存储器裸芯，包括: 第一多个闪速存储器单元，其包括第一物理大小的电荷存储元件；以及 第二多个闪速存储器单元，其包括第二物理大小的电荷存储元件，所述第二物理大小大于所述第一物理大小。
2.如权利要求1所述的NAND闪速存储器裸芯，其中，所述第一多个闪速存储器单元的每一个分别具有沿位线方向具有第一尺寸的电荷存储元件，并且所述第二多个闪速存储器单元的每一个分别具有沿位线方向具有第二尺寸的电荷存储元件，所述第二尺寸大于所述第一尺寸。
3.如权利要求2所述的NAND闪速存储器裸芯，其中，所述第一尺寸大约等于用于形成所述NAND闪速存储器裸芯的图案化工艺的最小特征大小。
4.如权利要求3所述的NAND闪速存储器裸芯，其中，所述第一多个闪速存储器单元的电荷存储元件和所述第二多个闪速存储器单元的电荷存储元件具有沿字线方向的第三尺寸。
5.如权利要求4所述的NAND闪速存储器裸芯，其中，所述第一多个闪速存储器单元与所述第二多个闪速存储器单元共享位线。
6.如权利要求2所述的NAND闪速存储器裸芯，其中，所述第一多个闪速存储器单元共享具有等于所述第一尺寸的宽度的字线，且所述第二多个闪速存储器单元共享具有等于所述第二尺寸的宽度的字线。
7.一种操作NAND闪速存储器裸芯的方法，包括: 根据至少一个数据属性识别将被存储在NAND闪速存储器阵列中的数据； 将具有第一数据属性的数据存储在具有第一大小的电荷存储元件的NAND闪速存储器单元中；以及 将具有第二数据属性的数据存储在具有第二大小的电荷存储元件的NAND闪速存储器单元中，所述第二大小大于所述第一大小。
8.如权利要求7所述的方法，其中，所述第一数据属性是数据不被频繁地重新写入并且所述第二数据属性是数据被频繁地重新写入。
9.如权利要求8所述的方法，其中，当数据包括如下数据管理信息时所述数据被识别为频繁地写入，所述数据管理信息包含FAT、目录或者逻辑到物理的映射信息。
10.如权利要求7所述的方法，其中，所述第一数据属性是数据不被希望长时期存储并且所述第二数据属性是数据被期望长时期存储。
11.如权利要求10所述的方法，其中，当数据包括引导页、文件系统或者固件数据时所述数据被识别为被期望长时期存储的数据。
12.如权利要求7所述的方法，其中，具有第一数据属性的所述数据被识别为不重要的，并且具有所述第二数据属性的所述数据被识别为重要的。
13.一种形成NAND闪速存储器裸芯的方法，包括: 形成第一多个闪速存储器单元，其包括第一物理大小的电荷存储元件；以及 形成第二多个闪速存储器单元，其包括第二物理大小的电荷存储元件，所述第二物理大小大于所述第一物理大小。
14.如权利要求13所述的方法，其中，所述第一多个闪速存储器单元和所述第二多个闪速存储器单元利用相同的工艺步骤以及相同的掩模组形成。
15.如权利要求14所述的方法，其中，所述掩模组中的掩模定义具有第一宽度的第一多个字线，并定义具有第二宽度的第二多个字线，所述第二宽度大于所述第一宽度。
16.如权利要求15所述的方法，其中，电荷存储元件形成在自对齐堆叠中的字线之下，并且所述第二多个字线的更大的宽度定义所述第二物理大小的电荷存储元件的尺寸，所述尺寸大于所述第一物理大小的电荷存储元件的相应的尺寸。
17.如权利要求15所述的方法，其中，所述第一多个字线通过等于所述第一宽度的第一间隔被间隔开，并且所述第二多个字线通过等于所述第二宽度的第二间隔被间隔开。
18.一种配置NAND闪速存储器裸芯和存储器控制器之间的通信信道的方法，包括： 开始上电过程； 从所述NAND闪速存储器裸芯向所述存储器控制器发送单元大小信息，所述单元大小信息将所述NAND闪速存储器裸芯中的至少一个物理地址识别为对应于比所述NAND闪速存储器裸芯中的其它物理地址更大的NAND闪速存储器单元；以及 作为响应，基于所述数据的至少一个属性选择将被发送到所述至少一个物理地址的数据。
【专利摘要】一种NAND闪速存储器芯片包括在相同的存储器阵列中的：具有较小的存储器单元的第一分区，所述较小的存储器单元具有较小的电荷存储元件；以及具有较大的存储器单元的第二分区，所述较大的存储器单元具有较大的电荷存储元件。根据数据的特性、或者期望的特性选择数据以存储在第一或者第二分区中。
【IPC分类】G11C16-04, G11C16-34
【公开号】CN104769678
【申请号】CN201380055341
【发明人】N.N.扬, C.N.Y.阿维拉, S.T.斯普劳斯
【申请人】桑迪士克科技股份有限公司
【公开日】2015年7月8日
【申请日】2013年10月15日
【公告号】US20140115230, WO2014066103A1