br>[0022]参照图式，其中相同参考编号指示相同元件，图4图解说明根据本文描述的实施例构造的实例性NAND快闪存储器装置210。装置210包括存储器阵列120及包括通过位线(BL)连接到存储器阵列120的新兴NV存储器电路的感测电路230。阵列120包含典型的基于晶体管的非易失性快闪存储器元件。如以下更详细地论述，快闪存储器装置210不同于常规装置110 (图2)，因为快闪存储器装置210包括新兴NV存储器元件而非数据锁存器140及高速缓冲存储器锁存器150 (图3)中使用的常规交叉耦合反相器。通过用新兴NV存储器元件取代锁存器，如果到装置210 (或并入有装置210的装置)的电力中断那么所图解说明的实施例可在NAND存储器阵列的编程期间有助于防止数据丢失。另外，在备用模式中，可切断到新兴存储器的电力以在不丢失数据的情形下减少备用电力消耗。新兴NV存储器元件因其构造而通常小于常规锁存器且可能实施于快闪存储器装置的金属I及2层中，从而给予所述层较小的装置占用面积。
[0023]图5中图解说明具有新兴NV存储器元件的感测电路230的实例性部分的简化示意图。如图可见，存在包含三个η沟道MOSFET晶体管134、136、138的感测操作电路132，感测操作电路132与常规NAND装置110 (图3)中使用的感测操作电路130相同。然而，在所图解说明的实施例中，用新兴NV存储器电路240、250取代数据锁存器140及高速缓冲存储器锁存器150的交叉耦合反相器。第一新兴NV存储器电路240由第一控制信号(或多个信号)control I控制且第二新兴NV存储器电路250由第二控制信号(或多个信号)control2控制。
[0024]当激活控制信号control2时，数据Da、Db经由新兴NV存储器电路250输入到感测电路230中。通常，数据Da为数据Db的互补，且反之亦然。连接于晶体管160的栅极处的数据信号Data将电路250耦合到电路240。当数据信号Data处于激活晶体管160的电平时，所存储的数据从电路250传送到电路240，电路240由控制信号controll控制。连接至IJ电路240的晶体管160的相同节点还连接到感测操作电路132内的晶体管138的节点。预充电启用信号precharge_en控制晶体管136，而位线感测信号blsn控制晶体管134。晶体管134的节点连接到写入多路复用器(wmux)，其中基于输入数据的待写入数据dw发送到且最终存储于NAND存储器阵列中。
[0025]应了解，可期望减少感测电路230中使用的新兴NV存储器元件的数目。图6图解说明感测电路230’的另一实例的简化示意图。电路230’不同于电路230(图5)，因为在数据Da、Db被编程到NAND存储器阵列中之前仅使用一个新兴NV存储器电路255来存储数据Da、Db。在所图解说明的实施例中，新兴NV存储器电路255由控制信号(或多个信号)control控制。还应了解，如果需要，新兴NV存储器元件可与锁存器一起使用以为电路230、230’提供额外功能性。
[0026]还应了解，所图解说明的控制信号及输入数据可与所图解说明的实施例不同，其取决于装置(例如装置210)的实际实施方案中使用的新兴NV存储器元件的类型。也就是说(举例来说)，PCRAM存储器元件可需要与用于PRAM存储器元件的控制信号不同的控制信号。如此，所图解说明的实施例并不限于图5及图6中所示的控制信号及数据位的实例性数目。
[0027]应了解，通过将新兴NV存储器元件用于常规存储器装置的其它区域中及用来在常规存储器装置中实施其它功能可获得其它益处。举例来说，如图7中所图解说明，一个或一个以上新兴NV存储器元件块370可包括于装置310内，装置310包括常规NAND阵列120。NV块370可用于(举例来说)实现从外部数据源的较快写入。如此，新兴NV存储器元件块370可充当到所述外部数据源的高速度接口。一旦数据在新兴NV存储器元件块370中的一者内，在数据被存储于NAND存储器阵列120中之前可将所述数据拷贝到其它块370中(经由如图7中所示的感测电路330或不经过感测电路330)。以此方式，块370还可为或(或者)充当装置310的高速度高速缓冲存储器。可期望使用与申请设计将允许的一样多的新兴NV存储器元件块370。因此，所图解说明的实施例并不限于图7中所示的新兴NV存储器元件块370的实例性数目。
[0028]应了解，可通过在编程装置310中的NAND阵列120之前将数据存储于新兴NV存储器元件块370中来实现更好的块管理。也就是说，可在数据位于较快新兴NV块370中时执行片段固定、错误校正以及其它数据及存储器清洁操作。另外，还有可能使用块370中的一些块作为冗余存储器，作为坏块管理(通常对快闪存储器装置执行)的部分。也就是说，快闪存储器装置的坏块管理功能可用好的新兴NV存储器元件块取代NAND阵列120中的坏存储器元件块。装置310可经操作以将坏NAND存储器块映射到新兴NV存储器元件块且接着将数据(待存储于阵列120中)拷贝到新兴NV存储器元件块中。
[0029]还应了解，可使用新兴NV存储器块来初始地存储数据以便可在数据被存储于NAND块中之前执行所需的数据调整。举例来说，有时候整个NAND块的数据需要实施调整以抵消NAND阵列中有时存在的干扰效应。一旦在新兴NV存储器元件中完成所述调整，则可将数据安全地存储于NAND块中；因此，改善NAND装置的可靠性。
[0030]图8图解说明存储器模块400，其具有常规NAND快闪存储器装置410及装纳于相同电路板402上的新兴NV高速缓冲存储器420。接合线连接404 (或印刷电路板迹线)可沿快闪存储器装置410裸片的侧放置以将其连接到新兴NV高速缓冲存储器装置420。模块400还包括引脚406及引脚408，引脚406充当到常规装置410的接口且用于将接地及电力提供到装置410，引脚408充当到新兴NV高速缓冲存储器装置420的接口且用于将接地及电力提供到装置420。应了解，图8中所示的引脚及连接的数目仅为引脚及连接的实例性数目且模块400的实际实施方案可具有更多或更少的引脚及连接。在所图解说明的实施例中，新兴NV高速缓冲存储器装置420可充当快闪装置410的高性能非易失性高速缓冲存储器，其提供数据丢失防止及以上描述的其它优点。尽管未展示，但电路板402还可包括存储器控制器；在此情况下，模块400/电路板402可用作较便宜存储装置(例如硬驱动器)的高速缓冲存储器。
[0031]图9图解说明存储器芯片封装500，其包含具有腔504的包装物502，在腔504中新兴NV高速缓冲存储器520与NAND快闪存储器装置510堆叠在一起。如同其它实施例一样，新兴NV高速缓冲存储器520可充当NAND快闪装置510的高性能非易失性高速缓冲存储器，其可提供数据丢失防止及以上描述的其它优点。
[0032]图10图解说明处理器系统600，其利用存储器装置，例如，根据以上描述的实施例构造的快闪存储器装置210、310、400、500。也就是说，存储器装置210、310、400、500为并入有一个或一个以上新兴NV存储器元件的NAND快闪存储器装置，如上文所描述的集合。系统600可为计算机系统、相机系统、个人数字助理(PDA)、蜂窝式电话、智能电话、过程控制系统或采用处理器及相关联存储器的任一系统。系统600包括中央处理单元(CPU)602，例如，微处理器，其经由总线610与快闪存储器210、310、400、500及I/O装置612通信。必须注意，总线610可为处理器系统中通常使用的一系列总线及桥接器，但仅出于方便的目的，总线610已图解说明为单个总线。尽管图解说明了第二 I/O装置614，但对实践以上描述的实施例未必是必要的。系统600还包括随机存取存储器装置616且可包括只读存储器装置(未展示)及外围装置，例如(如此项技术中众所周知)还经由总线