得其他的附图。其中:
[0065]图1是本发明第一实施例的DRAM的校准方法的流程示意图；
[0066]图2是本发明实施例的数据结构体的结构示意图；
[0067]图3是本发明第二实施例的DRAM的校准方法的流程示意图；
[0068]图4是本发明第三实施例的DRAM的校准方法的流程示意图；
[0069]图5是本发明第四实施例的DRAM的校准方法的流程示意图；
[0070]图6是本发明第一实施例的DRAM的校准装置的结构示意图；
[0071]图7是本发明第二实施例的DRAM的校准装置的结构示意图；
[0072]图8是本发明第三实施例的DRAM的校准装置的结构示意图；
[0073]图9是本发明第四实施例的DRAM的校准装置的结构示意图；
[0074]图10是本发明第五实施例的DRAM的校准装置的结构示意图。
【具体实施方式】
[0075]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0076]图1是本发明第一实施例的DRAM的校准方法的流程示意图。如图1所示，DRAM的校准方法包括:
[0077]步骤S10:对DRAM进行校准。
[0078]—般而言，电子设备中都配置有DRAM，该电子设备例如是平板电脑，智能手机等。为了电子设备的系统稳定工作，使DRAM能够适应不同的环境因素，如CPU、电压波动等，需要对DRAM进行校准。例如，在电子设备每次开机时都对DRAM进行校准。一般而言，在对DRAM进行校准之前，需要对CPU进行初始化以及对DRAM进行初始化。
[0079]步骤S11:在校准过程中，将产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取校准结果。
[0080]本发明实施例中，在对DRAM进行校准之前，可以预先定义该数据结构体的具体结构，从而在校准之前，可以直接读取该数据结构体，然后在校准时，将校准时产生的相关信息相应地记录(例如填入)至该数据结构体中的对应位置。
[0081]本发明实施例中，通过将校准结果记录至数据结构体中，因此可以减少记录的数据量，方便用户查看和存储，与现有的开机时需要将校准所产生的校准结果直接打印出来相比，大大减少了开机时间。
[0082]具体的，该数据结构体的结构例如可以参考图2所示，首先该数据结构体可以包括:校准结果数据区，用于记录对DRAM进行校准所产生的校准结果。该校准结果数据区具体可以包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区。其中，校准结果窗口区用来记录DRAM信号窗口的大小，通过窗口的大小可以判断DRAM信号质量的好坏。其中，校准结果测试区用来测试DRAM校准结果是否正常，通过CPU读写方式和DMA (DirectMemory Access，存储器直接访问)对DRAM进行读写测试，以判定DRAM校准结果是否正常。其中，校准结果寄存器区用来记录最终设定到DRAM寄存器中的值，这个值就是经过DRAM校准后得到的最佳设定。
[0083]其中，校准结果窗口区包括如下至少一项:数据选通信号窗口，CA(Command andAddress signals，命令和地址信号)窗口，数据输出信号窗口和数据输入信号窗口。具体的，对于DRAM信号来讲，每个信号都有信号建立时间和信号保持时间，信号建立时间与信号保持时间之和(建立时间+保持时间)就是这个信号的信号窗口(window)。通过信号窗口的大小就可以判断信号质量的好坏。
[0084]其中，校准结果测试区包括如下至少一项:以CPU(中央处理器)读写方式对校准结果进行测试得到的第一测试结果和以DMA方式对校准结果进行测试得到的第二测试结果。其中，使用CPU对DRAM进行读写测试或者使用DMA对DRAM进行读写测试就是用不同的两种硬件来分别测试DRAM，从而相互验证DRAM校准结果是否正常。
[0085]其中，校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。具体而言，校准结果寄存器区记录的可以是设定到DRAM寄存器中的值，这个值是经过DRAM校准后得到的最佳设定。
[0086]除了校准结果数据区之外，该数据结构体还可以包括:软件信息区以及平台信息区。其中，软件信息区可用于存储对DRAM进行校准的软件信息；而平台信息区可用于存储对DRAM进行校准时的平台信息。
[0087]具体而言，软件信息区可以包括如下至少一项:数据结构体的头信息、校准软件的日志信息以及校准软件的版本信息。而平台信息区可以包括如下至少一项:CPU编号、平台编号、DRAM供应商标识、DRAM工作速率、CPU工作电压、DRAM工作电压、DRAM驱动强度、DRAM容量组成、DRAM容量大小和是否有对DRAM进行过完整测试。
[0088]如图3所示，DRAM的校准方法还包括:
[0089]步骤S12:将记录了校准结果的数据结构体保存于非易失性存储器中。
[0090]其中，非易失性存储器为嵌入式多媒体卡(eMMC)、储存型快闪记忆体(NandFlash)或者编码型快闪记忆体(Nor Flash)。
[0091]在本发明一实施例中，非易失性存储器可以包括:多个存储区，用于分别存储记录了不同状态下的校准结果的数据结构体，该不同状态例如包括:出厂状态、正常开机状态或者异常状态。具体的，非易失性存储器可以包括:第一存储区、第二存储区和第三存储区。其中，第一存储区，用于存储第一数据结构体，第一数据结构体记录了 DRAM出厂时的校准结果。第二存储区，用于存储第二数据结构体，第二数据结构体记录了 DRAM正常状态时的校准结果。第三存储区，用于存储第三数据结构体，第三数据结构体记录了 DRAM异常状态时的校准结果。
[0092]由于电子设备每次开机时都需要对DRAM进行校准，并得到对应的校准结果。因此第一存储区存储的第一数据结构体、第二存储区存储的第二数据结构体以及第三存储区存储的第三数据结构体可以表示一类数据结构体，而不是一个数据结构体。例如，电子设备在出厂之前，可能进行过多次开机，即对DRAM进行过多次校准，每次校准产生的校准结果记录于一个数据结构体，则第一数据结构体包括多个记录了出厂前对DRAM进行的校准所产生的校准结果的数据结构体；优选地，第一数据结构体仅包括:记录了最后一次的出厂状态的校准结果的数据结构体。对应的，第二数据结构体包括:多个记录了 DRAM校准正常时的校准结果的数据结构体；优选的，第二数据结构体仅包括:记录了最近一次校准正常时的校准结果的数据结构体。第三数据结构体包括:多个记录了 DRAM校准异常时的校准结果的数据结构体；优选地，第三数据结构体仅包括:记录了最近一次异常时的校准结果的数据结构体。本发明实施例，由于利用非易失性存储器的多个存储区存储不同的数据结构体，并且这些数据结构体有记录DRAM在不同状态下的校准结果，因此可以追溯以往的校准记录，有助于进一步分析DRAM的状态。
[0093]在步骤S12之后，本发明实施例还可以包括:
[0094]步骤S13:经由USB 口读取存储在非易失性存储器中的数据结构体，并保存为二进制文件。
[0095]步骤S14:解析二进制文件，得到校准结果。
[0096]本实施例中，当有需要查看或对校准结果进行进一步的分析时，可将电子设备与服务器(例如电脑)进行连接，例如利用USB连接线将电子设备与服务器连接；然后利用安装于服务器中的刷机工具从电子设备中的非易失性存储器中获取数据结构体，并保存为二进制文件，然后利用安装于服务器中的解析工具将二进制文件解析还原为校准结果。其中，该刷机工具例如是flash tool软件，该解析工具例如是parser tool软件。
[0097]除此之外，在步骤S12之后，本发明实施例还可以包括:当电子设备处于联网(包括以有线或无线方式联网)状态时，可以将非易失性存储器中存储的数据结构体通过有线或无线网络传递至远端的服务器。
[0098]由以上实施例可知，本发明实施例可以将记录了校准结果的数据结构体保存于非易失性存储器中。当需要查看的时候，可以经由USB 口读取存储在非易失性存储器中的数据结构体，并通过解析得到校准结果，如此不需要拆机焊接即可以直接查看校准结果，使用方便并且效率高。另外，由于可以将记录了校准结果的数据结构体保存在非易失性存储器中，即具备历史记录功能，因此可以读取原始出厂状态时记录的校准结果，正常开机状态时记录的校准结果和异常时记录的校准结果，而现有技术中是直接通过UART 口输出至打印设备进行打印，只能显示平台最新的状态，而无法回溯平台之前的状态。
[0099]可选地，在将校准结果记录至一数据结构体中的步骤(即上述步骤S11)之后，可以继续判断对DRAM的校准是否正常。如果不正常，则将记录了校准结果的数据结构体保存于非易失性存储器中；和/或，将数据结构体中记录的校准结果输出至打印设备进行打印。如果正常，则可直接结束。在此种方式，当校准正常时，并不保存或者打印校准结果，则仅在校准导常时才保存或打印，因此可以节约存储开销，比较适合于在存储空间比较有限的电子设备中应用。
[0100]具体地，参见图4，DRAM的校准方法包括:
[0101]步骤S200:对DRAM进行校准。
[0102]步骤S201:将校准结果记录在一数据结构体中。
[0