103]步骤S202:判断校准是否正常。如果正常，则执行步骤S204 ;如果不正常，则执行步骤S203。
[0104]步骤S203:将数据结构体中记录的校准结果输出至打印设备进行打印。
[0105]步骤S204:结束。
[0106]在本发明实施例中，在校准异常时打印校准结果，但是由于记录在数据结构体中的校准结果仍比原始的校准日志的数据量小很多，因此可以节约打印的数据量。
[0107]参见图5，DRAM的校准方法包括:
[0108]步骤S300:对DRAM进行校准。
[0109]步骤S301:将校准结果记录在一数据结构体中。
[0110]步骤S302:判断校准是否正常。如果正常，则执行步骤S306 ;如果不正常，则执行步骤S303。
[0111]步骤S303:将记录了校准结果的数据结构体保存于非易失性存储器中。
[0112]步骤S304:经由DRAM的USB 口读取存储在非易失性存储器中的数据结构体，并保存为二进制文件。
[0113]步骤S305:解析二进制文件，得到校准结果。
[0114]步骤S306:结束。
[0115]本实施例可以应用于存储容量较小的电子设备的系统中。当DRAM校准正常时，不需要将记录了校准结果的数据结构体进行保存；而当DRAM校准异常时，才将记录了校准结果的数据结构体保存于非易失性存储器中，以方便用户查看分析。
[0116]在本发明实施例中，在对DRAM进行校准之前，初始化非易失性存储器。现有技术中，电子设备正常的开机流程是:首先对电子设备中的CPU进行初始化，接着对电子设备中的DRAM进行初始化，然后进行DRAM的校准，最后才对非易失性存储器进行初始化。在此流程中，在进行非易失性存储器的初始化过程中，将初始化过程中的数据或参数存储在DRAM中。而上述各实施例中，为方便对DRAM进行校准，电子设备在开机时，适当地调整电子设备的开机运行流程。具体地，首先对电子设备中的CPU进行初始化，接着对用于存储数据结构体的非易失性存储器进行初始化，然后对电子设备中的DRAM进行初始化，最后才进行DRAM的校准。即先对非易失性存储器进行初始化，然后再对DRAM进行校准，以方便在对DRAM进行校准时，将记录了校准结果的数据结构体保存于非易失性存储器中。
[0117]图6是本发明第一实施例的DRAM的校准装置的结构示意图。如图6所示，DRAM的校准装置10包括:校准模块11以及控制模块12。校准模块11用于对DRAM进行校准。控制模块12与校准模块11连接，用于在校准的过程中，将产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取校准结果。
[0118]本发明实施例的DRAM是位于电子设备中。为了电子设备的系统稳定工作，使DRAM能够适应不同的环境因素，如CPU、电压波动等，在电子设备每次开机时都需要对DRAM进行校准。。一般而言，在对DRAM进行校准之前，需要对CPU进行初始化以及对DRAM进行初始化。
[0119]在本发明实施例中，在对DRAM进行校准之前，可以预先定义该数据结构体的具体结构，从而在校准之前，可以直接读取该数据结构体，然后在校准时，将校准时产生的相关信息相应地记录(例如填入)至该数据结构体中的对应位置。
[0120]本发明实施例中，通过控制模块12将校准结果记录至数据结构体中，因此可以减少记录的数据量，方便用户查看和存储，与现有的开机时需要将校准所产生的校准结果直接打印出来相比，大大减少了开机时间。
[0121]具体的，该数据结构体的结可以包括:校准结果数据区，用于记录对DRAM进行校准所产生的校准结果。该校准结果数据区具体可以包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区。其中，校准结果窗口区用来记录DRAM信号窗口的大小，通过窗口的大小可以判断DRAM信号质量的好坏。其中，校准结果测试区用来测试DRAM校准结果是否正常，通过CPU读写方式和DMA (Direct Memory Access，存储器直接访问)对DRAM进行读写测试，以判定DRAM校准结果是否正常。其中，校准结果寄存器区用来记录最终设定到DRAM寄存器中的值，这个值就是经过DRAM校准后得到的最佳设定。
[0122]其中，校准结果窗口区包括如下至少一项:数据选通信号窗口，命令和地址信号窗口，数据输出信号窗口和数据输入信号窗口。具体的，对于DRAM信号来讲，每个信号都有信号建立时间和信号保持时间，信号建立时间与信号保持时间之和(建立时间+保持时间)就是这个信号的信号窗口(window)。通过信号窗口的大小就可以判断信号质量的好坏。
[0123]其中，校准结果测试区包括如下至少一项:以CPU读写方式对校准结果进行测试得到的第一测试结果和以存储器直接访问方式对校准结果进行测试得到的第二测试结果。其中，使用CPU对DRAM进行读写测试或者使用DMA对DRAM进行读写测试就是用不同的两种硬件来分别测试DRAM，从而相互验证DRAM校准结果是否正常。
[0124]其中，校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。具体而言，校准结果寄存器区记录的可以是设定到DRAM寄存器中的值，这个值是经过DRAM校准后得到的最佳设定。
[0125]除了校准结果数据区之外，该数据结构体还可以包括:软件信息区以及平台信息区。其中，软件信息区可存储对DRAM进行校准的软件信息；而平台信息区可用于存储对DRAM进行校准时的平台信息。
[0126]具体而言，软件信息区可以包括如下至少一项:数据结构体的头信息、校准软件的日志信息以及校准软件的版本信息。而平台信息区可以包括如下至少一项:CPU编号、平台编号、DRAM供应商标识、DRAM工作速率、CPU工作电压、DRAM工作电压、DRAM驱动强度、DRAM容量组成、DRAM容量大小和是否有对DRAM进行过完整测试。平台信息区还可以包括校准步骤，用于指示当前校准至哪一个步骤，方便用户对DRAM进行校准。
[0127]本发明实施例中，通过控制模块12将校准结果记录至数据结构体中，因此可以减少记录的数据量，方便用户查看和存储，与现有的开机时需要将校准所产生的校准结果直接打印出来相比，大大减少了开机时间。
[0128]参见图7，装置10还包括非易失性存储器13，与控制模块12连接，控制模块12将记录了校准结果的数据结构体保存于非易失性存储器13中。其中，非易失性存储器13为嵌入式多媒体卡、Nand Flash或者Nor Flash。
[0129]在本发明一实施例中，非易失性存储器13可以包括::多个存储区，用于分别存储记录了不同状态下的校准结果的数据结构体，该不同状态例如包括:出厂状态、正常开机状态或者异常状态。具体的，非易失性存储器13可以包括:第一存储区、第二存储区和第三存储区。其中，第一存储区，用于存储第一数据结构体，第一数据结构体记录了 DRAM的出厂状态时的校准结果。第二存储区，用于存储第二数据结构体，第二数据结构体记录了 DRAM正常状态时的校准结果。第三存储区，用于存储第三数据结构体，第三数据结构体记录了 DRAM异常状态时的校准结果。
[0130]由于电子设备每次开机时都需要对DRAM进行校准，并得到对应的校准结果。因此第一存储区存储的第一数据结构体、第二存储区存储的第二数据结构体以及第三存储区存储的第三数据结构体表示的是一类数据结构体，而不是一个数据结构体。例如，电子设备在出厂之前，可能进行过多次开机，即对DRAM进行过多次校准，每次校准产生的校准结果记录于一个数据结构体，则第一数据结构体包括多个记录了出厂前对DRAM进行的多次校准所产生的校准结果的数据结构体；优选地，第一数据结构体仅包括:记录了最后一次的出厂状态的校准结果的数据结构体。对应的，第二数据结构体包括:多个记录了 DRAM校准正常时的校准结果的数据结构体；优选的，第二数据结构体仅包括:记录了最近一次校准正常时的校准结果的数据结构体。第三数据结构体包括:多个记录了 DRAM校准异常时的校准结果的数据结构体；优选地，第三数据结构体仅包括:记录了最近一次异常时的校准结果的数据结构体。本发明实施例，由于利用非易失性存储器的多个存储区存储不同的数据结构体，并且这些数据结构体有记录DRAM在不同状态下的校准结果，因此可以追溯以往的校准记录，有助于进一步分析DRAM的状态。
[0131]参见图8，装置10还包括:服务器14，与非易失性存储器13连接，用于从DRAM的USB 口读取存储在非易失性存储器13中的校准结果，并保存为二进制文件，并解析二进制文件，得到校准结果。具体地，当用户有需要查看或对校准结果进行进一步的分析时，可将电子设备与服务器(例如电脑)14进行连接，例如利用USB连接线将电子设备与服务器14连接；然后利用安装于服务器14中的刷机工具从电子设备中的非易失性存储器13中获取数据结构体，并保存为二进制文件，然后利用安装于服务器14中的解析工具将二进制文件解析还原为校准结果。其中，该刷机工具如是flash tool软件，该解析工具例如是parsertool软件。
[0132]在本发明其他实施例中，当电子设备处于联网(包括以有线或无线方式联网)状态时，可以将非易失性存储器13中存储的数据结构体通过有线或无线网络传递至远端的服务器14。
[0133]在本发明实施例中，进一步通过控制模块12将记录了校准结果的数据结构体保存于非易失性存储器13中，当需要查看的时候，可以通过服务器14经由USB 口读取存储在非易失性存储器13中的数据结构体，并通过解析得到校准结果，如此不需要拆机焊接即