可以直接查看校准结果，使用方便并且效率高。另外，由于控制模块12可以将可以将记录了校准结果的数据结构体保存在非易失性存储器13中，即具备历史记录功能，因此可以读取原始出厂状态时记录的校准结果，正常开机状态时记录的校准结果和异常时记录的校准结果，而现有技术中是直接通过通用UART 口输出至打印设备进行打印，只能显示当前平台最新的状态，而无法回溯平台之前的状态。
[0134]装置10还包括判断模块和输出接口，分别与控制模块连接，判断模块用于判断对DRAM的校准是否正常；控制模块，具体用于:当控制模块判断到校准不正常时，将记录了校准结果的数据结构体保存于非易失性存储器中，和/或，将数据结构体中记录的校准结果输出至输出接口，再由输出接口输出至打印设备进行打印。如果正常，则可直接结束。具体地参见图9。
[0135]如图9所示，装置10还可以包括判断模块15，连接在控制模块12和非易失性存储器13之间，用于判断对DRAM的校准是否正常。控制模块12，具体用于:当控制模块12判断到校准不正常时，将记录了校准结果的数据结构体保存于非易失性存储器13中；如果正常，则可直接结束。在此种方式，当校准正常时，并不保存或者打印校准结果，则仅在校准导常时才保存或打印，因此可以节约存储开销，比较适合于在存储空间比较有限的电子设备中应用。
[0136]图10是本发明又一实施例的DRAM的校准装置的结构示意图。如图10所示，与图6中的装置10相比，装置20还包括判断模块25和输出接口 26，分别与控制模块22连接。判断模块25用于判断对DRAM的校准是否正常；控制模块12，具体用于:当控制模块12判断到校准不正常时，将数据结构体中记录的校准结果输出至输出接口 26，再由输出接口 26输出至打印设备进行打印。如果正常，则可直接结束。
[0137]在本发明实施例中，在校准异常时打印校准结果，但是由于记录在数据结构体中的校准结果比原始的校准日志的数据量小很多，同样可以节约打印的数据量。
[0138]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种动态随机存取存储器的校准方法，其特征在于，所述方法包括: 对所述动态随机存取存储器进行校准；以及 在所述校准的过程中，将产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取所述校准结果； 其中，所述数据结构体包括: 校准结果数据区，用于记录对所述动态随机存取存储器进行校准所产生的所述校准结果O2.根据权利要求1所述的校准方法，其特征在于，所述校准结果数据区包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区； 其中，所述校准结果窗口区包括如下至少一项:数据选通信号窗口，命令和地址信号窗口，数据输出信号窗口和数据输入信号窗口 ； 其中，所述校准结果测试区包括如下至少一项:以CPU读写方式对所述校准结果进行测试得到的第一测试结果和以存储器直接访问方式对所述校准结果进行测试得到的第二测试结果； 其中，所述校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。3.根据权利要求1所述的校准方法，其特征在于，所述数据结构体还包括: 软件信息区，用于存储对所述动态随机存取存储器进行校准的软件信息；以及 平台信息区，用于存储对所述动态随机存取存储器进行校准时的平台信息。4.根据权利要求3所述的校准方法，其特征在于，所述软件信息区包括如下至少一项: 所述数据结构体的头信息、校准软件的日志信息和校准软件的版本信息。5.根据权利要求3所述的校准方法，其特征在于，所述平台信息区包括如下至少一项: (PU编号、平台编号、动态随机存取存储器供应商标识、动态随机存取存储器工作速率、CPU工作电压、动态随机存取存储器工作电压、动态随机存取存储器驱动强度、动态随机存取存储器容量组成、动态随机存取存储器容量大小和是否有对动态随机存取存储器进行过完整测试。6.根据权利要求1所述的校准方法，其特征在于，所述校准方法还包括: 将记录了所述校准结果的所述数据结构体保存于非易失性存储器中； 其中，所述非易失性存储器为嵌入式多媒体卡、储存型快闪记忆体或者编码型快闪记忆体。7.根据权利要求6所述的校准方法，其特征在于，所述非易失性存储器包括:第一存储区、第二存储区和第三存储区； 所述第一存储区，用于存储第一数据结构体，所述第一数据结构体记录了所述动态随机存取存储器的出厂状态时的校准结果； 所述第二存储区，用于存储第二数据结构体，所述第二数据结构体记录了所述动态随机存取存储器正常状态时的校准结果； 所述第三存储区，用于存储第三数据结构体，所述第三数据结构体记录了所述动态随机存取存储器异常状态时的校准结果。8.根据权利要求6所述的校准方法，其特征在于，所述校准方法还包括: 将所述存储器中存储的所述数据结构体通过有线或无线网络传递至远端的服务器。9.根据权利要求6所述的校准方法，其特征在于，所述校准方法还包括: 经由USB 口读取存储在所述非易失性存储器中的所述数据结构体，并保存为二进制文件； 解析所述二进制文件，得到所述校准结果。10.根据权利要求1所述的校准方法，其特征在于，在将产生的校准结果记录至一数据结构体中的步骤之后，所述校准方法还包括: 判断对所述动态随机存取存储器的校准是否正常； 如果不正常，则将记录了所述校准结果的所述数据结构体保存于非易失性存储器中；和/或，将所述数据结构体中记录的所述校准结果输出至打印设备进行打印。11.如权利要求6所述的校准方法，其特征在于，在对所述动态随机存取存储器进行校准的步骤之前，所述校准方法还包括:初始化所述非易失性存储器。12.—种动态随机存取存储器的校准装置，其特征在于，所述装置包括: 校准模块，用于对所述动态随机存取存储器进行校准；以及 控制模块，与所述校准模块连接，用于在所述校准的过程中，将所述校准模块产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取所述校准结果； 其中，所述数据结构体包括: 校准结果数据区，用于记录对所述动态随机存取存储器进行校准所产生的所述校准结果O13.根据权利要求12所述的校准装置，其特征在于，所述校准结果数据区包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区； 其中，所述校准结果窗口区包括如下至少一项:数据选通信号窗口，命令和地址信号窗口，数据输出信号窗口和数据输入信号窗口 ； 其中，所述校准结果测试区包括如下至少一项:以CPU读写方式对所述校准结果进行测试得到的第一测试结果和以存储器直接访问方式对所述校准结果进行测试得到的第二测试结果； 其中，所述校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。14.根据权利要求12所述的校准装置，其特征在于，所述数据结构体还包括: 软件信息区，用于存储对所述动态随机存取存储器进行校准的软件信息；以及 平台信息区，用于存储对所述动态随机存取存储器进行校准时的平台信息。15.根据权利要求14所述的校准装置，其特征在于，所述软件信息区包括如下至少一项:所述数据结构体的头信息、校准软件的日志信息和校准软件的版本信息； 所述平台信息区包括如下至少一项:CPU编号、平台编号、动态随机存取存储器供应商标识、动态随机存取存储器工作速率、CPU工作电压、动态随机存取存储器工作电压、动态随机存取存储器驱动强度、动态随机存取存储器容量组成、动态随机存取存储器容量大小和是否有对动态随机存取存储器进行过完整测试。16.根据权利要求12所述的校准装置，其特征在于，所述装置还包括: 非易失性存储器，与所述控制模块连接，所述控制模块用于将所述数据结构体保存于所述非易失性存储器中； 其中，所述非易失性存储器为嵌入式多媒体卡、储存型快闪记忆体或者编码型快闪记忆体。17.根据权利要求16所述的校准装置，其特征在于，所述非易失性存储器包括:第一存储区、第二存储区和第三存储区； 所述第一存储区，用于存储第一数据结构体，所述第一数据结构体记录了所述动态随机存取存储器的出厂状态时的校准结果； 所述第二存储区，用于存储第二数据结构体，所述第二数据结构体记录了所述动态随机存取存储器正常状态时的校准结果； 所述第三存储区，用于存储第三数据结构体，所述第三数据结构体记录了所述动态随机存取存储器异常状态时的校准结果。18.根据权利要求16所述的校准装置，其特征在于，所述装置还包括判断模块和输出接口，分别与所述控制模块连接； 所述判断模块，用于判断对所述动态随机存取存储器的校准是否正常； 所述控制模块，具体用于:当所述控制模块判断到所述校准不正常时，将记录了所述校准结果的所述数据结构体保存于所述非易失性存储器中，和/或，将所述数据结构体中记录的所述校准结果输出至所述输出接口，再由所述输出接口输出至打印设备进行打印。
【专利摘要】本发明公开了一种动态随机存取存储器的校准方法及装置。该校准方法包括：对动态随机存取存储器进行校准；在校准过程中，将产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取该校准结果；其中，该数据结构体包括：校准结果数据区，用于记录对动态随机存取存储器进行校准所产生的校准结果。通过以上方式，本发明能够大大节省开机时间。
【IPC分类】G11C29/38
【公开号】CN105261398
【申请号】CN201510646689
【发明人】方勇
【申请人】联发科技（新加坡）私人有限公司
【公开日】2016年1月20日
【申请日】2015年10月8日