专利名称：半导体封装件及其制法的制作方法
技术领域：
本发明涉及一种半导体封装件及其制法，特别涉及一种毋需承载 件的半导体封装件及其制法。
背景技术：
传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，
就四边扁平无导脚(Quad Flat Non-leaded, QFN)半导体封装件而言， 其特征在于未设置有外导脚，即未形成有如现有四边形平面(Quad Flat package, QFP)半导体封装件中用以与外界电性连接的外导脚，如此， 将得以縮小半导体封装件的尺寸。
然而伴随半导体产品轻薄短小的发展趋势，传统导线架的QFN封 装件往往因其封装胶体厚度的限制，而无法进一步縮小封装件的整体 高度，因此，业界便发展出一种无承载件(carrier)的半导体封装件， 通过减低公知的导线架厚度，以令其整体厚度得以较传统导线架式封 装件更为轻薄。
请参阅图1，为美国专利第5， 830， 800号所公开的无承载件的半导 体封装件，该半导体封装件主要先于一铜板(未图示)上形成多个电镀 焊垫(Pad)12，接着，再于该铜板上设置芯片13并通过焊线14电性连 接芯片13及电镀焊垫12，复进行封装模压制程以形成封装胶体15， 然后再蚀刻移除该铜板以使电镀焊垫12显露于外界，接着以拒焊层11 定义出该电镀焊垫12位置，以供植设焊球16于该电镀焊垫12上，藉 以完成一无需芯片承载件以供芯片接置使用的封装件。相关的技术内 容亦可参阅美国专利第6,770,959 、 6， 989， 294、 6， 933， 594及 6， 872， 661等。
但是，前述的无承载件的半导体封装件中，须先以拒焊层定义出 电镀焊垫位置，方可使焊球植设于该电镀焊垫上，然而该铜板于蚀刻 移除后，若制程采批次方式进行时，整个封装胶体结构是呈一阵列形状，因封装胶体结构产生的翘曲影响，难以有效且精准将拒焊层及拒 焊层开口设置于该封装件上，造成制程的不便；相对地，若制程以单 颗封装件进行时，对应于小面积的拒焊层涂布及曝光、显影作业，其 生产效率不高，造成制程成本的增加。另外，若不以拒焊层定义出焊 垫位置，则于植设时焊球很难定位于该电镀焊垫上，易造成回悍 (reflow)时，焊球于电镀焊垫发生位移(shift)及焊球脱层问题。鉴此，请参阅图2A至图2D，美国专利第6， 072， 239号遂提供一种 无承载件的半导体封装件及其制法，主要是提供一铜板20，并于该铜 板20上形成阻层21，且令该阻层21定义出欲电镀开孔210，以于该 开孔210中电镀形成金属焊垫22(如图2A所示)；移除该阻层21，并 以该金属焊垫22作为蚀刻屏蔽而半蚀刻该铜板20，以令该铜板20形 成有相对高、低表面(如图2B所示)；于该铜板20相对较低表面上接 置半导体芯片23，并以焊线24电性连接该半导体芯片23及该铜板20 上相对较高表面的金属焊垫22,再于该铜板20上形成覆盖该半导体芯 片23及焊线24的封装胶体25(如图2C所示)；蚀刻移除该铜板20， 以令该封装胶体25表面形成有相对内凹的凹槽250，且该金属焊垫22 即位于该凹槽250底部，亦即使该金属焊垫22相对内凹于该封装胶体 25中，藉以在相对内凹于该封装胶体25中的金属焊垫22上植设焊球 26，以有效定位该焊球26(如图2D所示)。但是，前述制程中，在进行铜板的半蚀刻制程时，该蚀刻深度不 易控制，亦即容易导致内凹于封装胶体的凹槽深浅不同，造成后续植 设于该凹槽底部金属焊垫上的焊球高度不稳定。再者，该焊球仅在其 底部与金属焊垫形成共金结构，且相对在该凹槽开口角端处因应力集 中的效应，易导致焊球发生裂损(crack)C(如图3A所示)。此外，由于 该金属焊垫为约0. 5至5 y m厚的电镀层，且其仅在凹槽底部与封装胶 体接触，彼此附着力明显有限，易因焊球的应力造成该金属焊垫与封 装胶体间发生脱层(delamination) D，如图3B所示。因此，如何解决上述问题而能提供一种无承载件的半导体封装件 及其制法，可有效定位焊球，且避免焊球应力集中造成焊球破裂及脱 层问题，同时不须使用拒焊层以提升制程效率，改善焊球质量及降低 制程成本，实为业界亟待解决的问题。发明内容有鉴于前述及其它问题，本发明的一目的在于提供一种毋需承载 件的半导体封装件及其制法。本发明的另一目的在于提供一种半导体封装件及其制法，可有效 定义焊垫位置，以供容置焊球。本发明的另一 目的在于提供一种半导体封装件及其制法，可毋需 使用拒焊层定义焊垫位置，藉以简化制程及降低成本。本发明的另一目的在于提供一种半导体封装件及其制法，可避免 焊垫与封装胶体间脱层问题。本发明的另一目的在于提供一种半导体封装件及其制法，可避免 焊球受应力集中造成焊球破裂问题。为达成上述及其它目的，本发明揭露一种半导体封装件的制法， 包括提供一载板且于该载板上形成有多个金属块；于该载板上形成 包覆该金属块的金属层；将至少一半导体芯片电性连接至该金属层； 于该载板上形成包覆该半导体芯片的封装胶体；移除该载板及金属块， 藉以相对在该封装胶体表面形成有多个的凹槽，以外露出该凹槽内的 金属层；以及于该凹槽中植设导电元件。该金属块及金属层的制法包括提供一金属材料的金属载板，藉 以于该金属载板上覆盖第一阻层，并令该第一阻层形成有多个第一开 口；于该第一开口中电镀形成金属块；移除该第一阻层；于该金属载 板上覆盖第二阻层，并令该第二阻层形成有第二开口以外露出该金属 块，其中该第二开口尺寸大于该第一开口尺寸；于该第二开口中电镀 形成金属层，以使该金属层包覆该金属块；以及移除该第二阻层。再者，复可于该凹槽底面、侧边及自底面凸伸形成有金属层，亦 或使该金属层形成于该封装胶体表面凹槽的底面与侧边，且该金属层 具有延伸部以形成于该凹槽周围的封装胶体表面，藉以增加导电元件 与金属层的接着面积，强化导电元件与金属层的接合。通过前述的制法，本发明还提供一种半导体封装件，包括封装 胶体，且该封装胶体表面形成有多个凹槽；金属层，覆盖于该凹槽底 面及侧边；半导体芯片，内嵌于该封装胶体中且电性连接至该金属层;以及导电元件，植设于该凹槽中且与该金属层电性连接。因此本发明的半导体封装件及其制法主要是先在载板上形成多个 金属块，再于该载板上形成包覆该金属块的金属层，以将至少一半导 体芯片电性连接至该金属层，并于该载板上形成包覆该半导体芯片的 封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面 形成有多个凹槽，且该凹槽底面及侧边形成有先前覆盖于该金属块的 金属层，之后即可于该凹槽中植设导电元件，以制得本发明的半导体 封装件。如此，本发明中形成于该封装胶体表面的凹槽深度大小可由 金属块高度精密定义及控制，避免现有技术直接半蚀刻铜板时，因蚀 刻深度不易控制，导致后续植设焊球高度发生不稳定问题，同时通过 该凹槽可有效定位导电元件，避免现有技术通过拒焊层定位焊球时， 所造成制程繁杂及成本增加问题，另外，因本发明中导电元件与金属 层接触面包含有凹槽的底面及侧边，以产生足够的共金结构，强化该 导电元件和金属层的接合强度，此外，该金属层与封装胶体间亦形成 有包含凹槽底面及侧边等接触面，可供该金属层有效附着于该封装胶 体而不致发生脱层问题，再者，该封装胶体于凹槽开口的角缘与导电 元件接触位置，因有金属层附着，故得减低因应力集中现象而发生导 电元件裂损问题。
图1是显示美国专利第5， 830， 800号的无承载件的半导体封装件 示意图；图2A至图2D是显示美国专利第6， 072， 239号的无承载件的半导 体封装件制法示意图；图3A及图3B是显示美国专利第6， 072， 239号的无承载件的半导 体封装件所存在焊球裂损及金属焊垫脱层的缺陷示意图；图4A至图4G是显示本发明的半导体封装件及其制法第一实施例 的示意图；图5A至图5G是显示本发明的半导体封装件及其制法第二实施例 的示意图；以及图6是显示本发明的半导体封装件第三实施例的示意图。元件符号说明11拒焊层12电镀焊垫13心片14焊线15封装胶体16焊球20铜板21阻层210开孔22金属焊垫23半导体芯片24焊线25封装胶体250凹槽26焊球40载板41第一阻层410第一开口41a导脚位置41b芯片座位置42金属块43第二阻层430第二开口44金属层45半导体芯片46焊线47封装胶体470凹槽48导电元件50金属载板51第一阻层510第一开口51a导脚位置51b芯片座位置510，开孔520导电柱52金属块53第二阻层530第二开口54金属层55半导体芯片56焊线57封装胶体570凹槽58导电元件64金属层640延伸部分67封装胶体670凹槽68导电元件C裂损D脱层具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术 人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。第一实施例请参阅图4A至图4G，为本发明的半导体封装件及其制法第一实施的剖面示意图。如图4A所示，首先，制备一金属材料的载板40(例如铜板(Cu Plate))，并于该金属载板40的一表面上覆盖第一阻层41，且令该第 一阻层41形成有多个第一开口 410，藉以定义出后续供与半导体芯片 电性连接的导脚(terminal)位置41a及供接置半导体芯片的芯片座 (die pad)位置41b。如图4B所示，进行电镀制程，以于该第一开口410中电镀形成金 属块42，其材料例如为金属铜。如图4C所示，移除该第一阻层41，并于该金属载板40上覆盖第 二阻层43，且令该第二阻层43形成有多个第二开口 430以外露出该金 属块42，以再次定义导脚位置41a及芯片座位置41b。该第二开口430 尺寸大于第一开口 410尺寸，以使该金属块42完整外露出该第二阻层 43。如图4D所示，进行电镀制程，以于该第二开口 430中电镀形成金 属层44,并使该金属层44包覆该金属块42，该金属层44例如为金(Au) / 钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/ 金(Au)的其中一者。如图4E所示，移除该第二阻层43，并于该对应为芯片座位置41b 的金属层44上接置半导体芯片45，且通过焊线46电性连接该半导体 芯片45及对应为导脚位置41a的金属层44，接着于该金属载板40上 形成包覆该半导体芯片45及焊线46的封装胶体47。如图4F所示，同时蚀刻移除该金属载板40及金属块42，藉以在 该封装胶体47表面形成先前由金属块42所定义的凹槽470，同时令该 凹槽470至少于其底面及侧边形成有先前覆盖在金属块42外表面的金 属层44。如图4G所示，于该凹槽470中植设如焊球的导电元件48，并使该 导电元件48得以与该凹槽470底面及侧边的金属层44有效接着与电 性连接。对应接置于该导脚位置41a上的金属层44的导电元件48是供传 输半导体芯片信号，而对应接置于该芯片座位置41b上的金属层44的 导电元件48是供半导体芯片接地或导热功能。另外，本发明制程中，该半导体芯片亦可直接置于金属载板上， 而省略芯片座位置上的金属块及金属层的制作，该半导体芯片还可以 覆晶方式电性连接至该金属层。通过前述的制法，本发明还提供一种半导体封装件，包括封装 胶体47，该封装胶体47表面形成有多个凹槽470;金属层44，覆盖于 该凹槽470底面及侧边；半导体芯片45，内嵌于该封装胶体47中且电 性连接至该金属层44;以及导电元件48，植设于该凹槽470中且与该 金属层44电性连接。因此本发明的半导体封装件及其制法主要是先在载板上形成多个 金属块，再于该载板上形成包覆该金属块的金属层，以将至少一半导 体芯片电性连接至该金属层，并于该载板上形成包覆该半导体芯片的 封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面 形成有多个凹槽，且该凹槽底面及侧边形成有先前覆盖于该金属块的 金属层，之后即可于该凹槽中植设导电元件，以制得本发明的半导体 封装件。如此，本发明中形成于该封装胶体表面的凹槽深度大小可由 金属块高度精密定义及控制，避免现有技术直接半蚀刻铜板时，因蚀 刻深度不易控制，导致后续植设焊球高度发生不稳定问题，同时通过 该凹槽可有效定位导电元件，避免现有技术通过拒焊层定位焊球时， 所造成制程繁杂及成本增加问题，另外，因本发明中导电元件与金属 层接触面包含有凹槽的底面及侧边，以产生足够的共金结构，强化该 导电元件和金属层的接合强度，此外，该金属层与封装胶体间亦形成 有包含凹槽底面及侧边等接触面，可供该金属层有效附着于该封装胶 体而不致发生脱层问题，再者，该封装胶体于凹槽开口的角缘与导电 元件接触位置，因有金属层附着，故得减低因应力集中现象而发生导 电元件裂损问题。第二实施例请参阅图5A至图5G，为本发明的半导体封装件及其制法第二实施 例的示意图。本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异是在金属载板上形成金属块时，该金属块是呈多重柱状， 并形成有包覆该呈多重柱状的金属块外表面的金属层，从而于后续移 除该金属载板及金属块时，得以在封装胶体表面形成其中具有凸出金 属层的凹槽，从而增加后续植设于该凹槽中的导电元件与金属层的接 触面积及接合力。如图5A所示，制备一金属载板50，并于该金属载板50的一表面 上覆盖第一阻层51，且令该第一阻层51形成有多个第一开口 510，藉 以定义出后续供与半导体芯片电性连接的导脚(terminal)位置51a 及供接置半导体芯片的芯片座(die pad)位置51b。本实施例中该第一 开口 510是由多个小尺寸的开孔510'所构成。如图5B所示，进行电镀制程，以于构成该第一开口 510的多个小 尺寸开孔510'中形成导电柱520，亦即在该第一开口 510中形成由多 个导电柱520所构成的金属块52。如图5C所示，移除该第一阻层51，并于该金属载板50上覆盖第 二阻层53，且令该第二阻层53形成有多个第二开口 530以完整外露出 该由多个导电柱520所构成的金属块52。如图5D所示，进行电镀制程，以于该第二开口 530中形成金属层 54，并使该金属层54包覆该由多个导电柱520所构成的金属块52。如图5E所示，移除该第二阻层53，并于该对应为芯片座位置51b 的金属层54上接置半导体芯片55，且通过该焊线56电性连接该半导 体芯片55及对应为导脚位置51a的金属层54，接着于该金属载板50 上形成包覆该半导体芯片55及焊线56的封装胶体57。如图5F所示，同时蚀刻移除该金属载板50及由多个导电柱520 所构成的金属块52，藉以在该封装胶体57表面形成多个凹槽570，其 中该凹槽570底面、侧边及自底面凸伸形成有先前覆盖在由多个导电 柱所构成的金属块外表面的金属层54。如第5G图所示，于该凹槽570中植设如焊球的导电元件58，并使 该导电元件58得以与该凹槽570底面、侧边及自底面凸伸的金属层54 有效接着与电性连接。第三实施例复请参阅图6，为本发明的半导体封装件第三实施例的示意图。本实施例的半导体封装件与前述实施例大致相同，主要差异是在 金属载板上形成金属块后，欲形成包覆该金属块的金属层时，较先前 实施例增加第二阻层的第二开口尺寸，藉以在该金属载板上形成包覆该金属块的金属层64同时形成有延伸部分640，以供后续完成置晶、 焊线作业、封装模压作业后，移除该金属载板及金属块时，得以使该 金属层64形成于该封装胶体67表面凹槽670的底面与侧边，同时使 该金属层延伸部640形成于该凹槽670周围的封装胶体67表面，藉以 增加该金属层64与导电元件68的接着面积。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以 权利要求书的范围为依据。
权利要求
1.一种半导体封装件的制法，包括提供一载板且于该载板上形成有多个金属块；于该载板上形成包覆该金属块的金属层；将至少一半导体芯片电性连接至该金属层；于该金属载板上形成包覆该半导体芯片的封装胶体；移除该载板及金属块，藉以相对在该封装胶体表面形成有多个的凹槽，从而外露出该凹槽内的金属层；以及于该凹槽中植设导电元件。
2. 根据权利要求1所述的半导体封装件的制法，其中，该金属块 及金属层的制法包括提供一金属材料的金属载板，藉以于该金属载板上覆盖第一阻层， 并令该第一阻层形成有多个第一开口 ；进行电镀制程，以于该第一开口中形成金属块； 移除该第一阻层；于该金属载板上覆盖第二阻层，并令该第二阻层形成有第二开口 以外露出该金属块，其中该第二开口尺寸大于该第一开口尺寸；进行电镀制程，于该第二开口中形成金属层，并使该金属层包覆 该金属块；以及移除该第二阻层。
3. 根据权利要求1所述的半导体封装件的制法，其中，该金属层 定义出后续供与半导体芯片电性连接的导脚位置及供接置半导体芯片 的芯片座位置。
4. 根据权利要求3所述的半导体封装件的制法，其中，该对应接 置于导脚位置上的金属层的导电元件是供传输半导体芯片信号，而对 应接置于该芯片座位置上的金属层的导电元件是供半导体芯片接地或 导热功能。
5. 根据权利要求1所述的半导体封装件的制法，其中，该半导体 芯片于制程中是置于该金属层或载板上。
6. 根据权利要求1所述的半导体封装件的制法，其中，该金属层为金(Au) /钯(Pd) /镍(Ni) /钯(Pd)、金(Au) /镍(Ni) /金(Au)、及金(Au) / 铜(Cu)/金(Au)的其中一者。
7. 根据权利要求1所述的半导体封装件的制法，其中，该金属块 呈多重柱状，并形成有包覆该呈多重柱状的金属块外表面的金属层。
8. 根据权利要求7所述的半导体封装件的制法，其中，该金属块 及金属层的制法包括提供一金属材料的金属载板，藉以于该金属载板上覆盖第一阻层， 并令该第一阻层形成有多个第一开口 ，该第一开口是由多个小尺寸的 开孔所构成；进行电镀制程，以于构成该第一开口的多个开孔中形成导电柱， 藉以在该第一开口中形成由多个导电柱所构成的金属块； 移除该第一阻层；于该金属载板上覆盖第二阻层，且令该第二阻层形成有多个第二 开口以完整外露出该由多个导电柱所构成的金属块；进行电镀制程，以于该第二开口中形成金属层，并使该金属层包 覆该由多个导电柱所构成的金属块；以及移除该第二阻层。
9. 根据权利要求8所述的半导体封装件的制法，复包括蚀刻移除 该金属载板及由多个导电柱所构成的金属块，藉以在该封装胶体表面 形成多个凹槽，其中该凹槽底面、侧边及自底面凸伸形成有先前覆盖 在由多个导电柱所构成的金属块外表面的金属层。
10. 根据权利要求1所述的半导体封装件的制法，其中，该金属层 复具有延伸部以覆盖至该凹槽周围的封装胶体表面。
11. 根据权利要求l所述的半导体封装件的制法，其中，该半导体 芯片通过焊线及覆晶的其中 一方式而电性连接至该金属层。
12. —种半导体封装件，包括封装胶体，且该封装胶体表面形成有多个凹槽； 金属层，覆盖于该凹槽底面及侧边；半导体芯片，内嵌于该封装胶体中且电性连接至该金属层；以及 导电元件，植设于该凹槽中且与该金属层电性连接。
13. 根据权利要求12所述的半导体封装件，其中，该金属层定义有供与半导体芯片电性连接的导脚部分及供接置半导体芯片的芯片座 部分。
14. 根据权利要求13所述的半导体封装件，其中，该对应接置于 导脚位置上的金属层的导电元件是供传输半导体芯片信号，而对应接 置于该芯片座位置上的金属层的导电元件是供半导体芯片接地或导热 功能。
15. 根据权利要求12所述的半导体封装件，其中，该金属层为金 (Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜 (Cu)/金(Au)的其中一者。
16. 根据权利要求12所述的半导体封装件，其中，该凹槽底面、 侧边及自底面凸伸形成有金属层。
17. 根据权利要求12所述的半导体封装件，其中，该金属层复具 有延伸部以形成于该凹槽周围的封装胶体表面。
18. 根据权利要求12所述的半导体封装件，其中，该半导体芯片 通过焊线及覆晶的其中 一方式而电性连接至该金属层。
全文摘要
本发明公开了一种半导体封装件及其制法，是提供一载板且于该载板上形成有多个金属块，并于该载板上形成包覆该金属块的金属层，以将至少一半导体芯片电性连接至该金属层，再于该金属载板上形成包覆该半导体芯片的封装胶体，接着移除该载板及金属块，藉以相对在该封装胶体表面形成有多个的凹槽，其中该凹槽底面及侧边即覆盖有金属层，以供导电元件有效定位于该凹槽中，并充分与该金属层接合。
文档编号H01L23/48GK101335217SQ20071012688
公开日2008年12月31日 申请日期2007年6月29日 优先权日2007年6月29日
发明者张锦煌, 李春源, 林宥纬, 洪孝仁, 赖正渊 申请人:矽品精密工业股份有限公司