专利名称：相变化存储元件及其形成方法
技术领域：
本发明涉及一种存储元件及其形成方法，特别是涉及一种相变化存储元件及其形
成方法。
背景技术：
相变化存储元件具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特性，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的存储元件应用，是目前十分被看好的下一代新存储元件。由于相变化存储技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM易失性存储元件与快闪(Flash)非易失性存储技术，可望成为未来极有潜力的新一代半导体存储元件。 相变化存储元件结构主要是利用自加热(self-heating)，即将电流流经相变化材料，产生相变化所需的热能。上电性接触区相变化存储元件一般较下电性接触区广泛被使用。该上电性接触区相变化存储元件可具有孔洞填充相变化材料，并配置于经光刻蚀刻所得的下电极之上，接着，再配置经光刻蚀刻所得的上电极。较大的接触区域将导致较大的电流需求以写入信息进存储单元中。由光刻、蚀刻或其它技术所定义出的不同下或上接触宽度，会导致不同的所需写入电流。 就理想状态来说，相变化存储元件其相变层与电极的接触面积为截面区域，例如以柱状或桥接方式达成。然而，综观目前相变化存储元件的发展趋势，可以明显的发现，当接触的截面区域縮小时，将导致元件的操作电压需增大。此外，另一问题则是传统的相变化存储元件保热能力较差，这是由于电极往往会成为散热单元。 Macronix(美国专利公开第20060284157号专利及美国专利公开第20060284258号专利)披露相变化存储元件的桥接结构。然而，由于对于桥接结构而言，电极为唯一的接触区，且用来加热相变化材料区的热易由电极流失，使得在写入数据使所需的电压较大，较无效率。 美国专利US7， 119， 353披露一种包含相变化存储装置，该装置包含形成有金属氧化物半导体场效晶体管的基底、介电层、金属栓及相变化存储元件。其中该相变化存储元件包含相变化材料层及一对电极。而该金属氧化物半导体场效晶体管通过该金属栓与该相变化存储元件的电极电性连结。如此一来，该相变化存储元件可通过相变化层的厚度来控制产生相变化的区域。然而，如图所示该相变化层与电极的接触面积仍大，无法有效增加加热效率并降低相变化存储元件的操作电流。 有鉴于此，设计崭新的相变化存储元件的工艺，来克服已知技术的缺点，实为相变化存储元件工艺技术极需研究的重点。
发明内容
根据本发明优选实施例，该相变化存储元件包括第一电极及第二电极；相变化
6材料层，电性连结该第一电极及该第二电极；以及至少二电性孤立导体，形成于该第一电极及该第二电极间并与该第一电极及该第二电极分隔，且直接与该相变化材料层接触。
根据本发明另一优选实施例，该相变化存储元件包括下电极；第一隔热层，形成于该第一电极之上；第一电性孤立导体，形成于该第一隔热层之上；介电层，形成于该第一电性孤立导体之上；第二电性孤立导体，形成于该介电层之上；第二隔热层，形成于该第二电性孤立导体之上；上电极，形成于该第二隔热层之上；以及相变化间隙壁，形成并覆盖上述结构的侧壁。 根据本发明又一优选实施例，该相变化存储元件包括具有介电层形成于其上的基底；第一电极及第二电极，形成于该介电层；相变化材料层，电性连结该第一电极及该第二电极；至少二电性孤立导体，形成于该第一电极及该第二电极间并与该第一电极及该第二电极分隔，且直接与该相变化材料层接触；以及导电层经由接触栓与该第二电极电性相连。 此外，本发明亦提供一种形成相变化存储元件的方法。根据本发明优选实施例，该方法包括提供基底；形成介电层于该基底之上；形成第一电极及第二电极于该介电层之上；形成至少二电性孤立导体于该介电层之上，形成于该第一电极及该第二电极间并与该第一电极及该第二电极分隔；以及形成相变化材料层与该第一电极及该第二电极直接接触并与该其电性连结。 根据本发明另一优选实施例，该形成相变化存储元件的方法亦包括提供基底；形成下电极于该基底之上；形成第一隔热层于该第一电极之上；形成第一电性孤立导体于该第一隔热层之上；形成介电层于该第一电性孤立导体之上；形成第二电性孤立导体于该介电层之上；形成第二隔热层于该第二电性孤立导体之上；形成上电极于该第二隔热层之上；以及形成相变化间隙壁覆盖上述结构的侧壁。 以下通过数个实施例更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以权利要求为准。
图la至图lj为显示本发明实施例所述的相变化存储元件的制作流程剖面图。 图2为显示具有本发明所述的相变化存储元件的装置其剖面结构图。 图3为显示本发明另一实施例所述的相变化存储元件的剖面结构图。 图4a至图4j为显示本发明又一实施例所述的相变化存储元件的制作流程剖面图。 图5为显示本发明实施例所述具有电性孤立导体的柱状相变化存储元件的剖面结构图。 附图标记说明 10 基底； 12 介电层； 14 第一电极； 16 第二电极； 18 介电层；
7
20 金属层；21 '尖端；22 -金属间隙壁；23 电极侧壁；24 图形化介电层；26 相变化材料层；28 介电层；30 -介电层；32 -晶体管；34 -金属栓；36 -贯通孔；38 -位线；40 -贯通孔；42 -金属栓；100 '、基底；112 ' 介电层；114 ' 第一电极；116 ' 第二电极；118 ' 介电层；120 ' 金属层；121 ',1、丄山 头顺；122 ' 金属间隙壁；123 ' 电极侧壁；124 ' 图形化介电层；125 ' 沟槽；126 ' 相变化材料层；128 ' 介电层；130 - 介电层；200 ' 相变化存储元件；210 ' 下电极；212 ' 第一隔热层；214 ' 第一介电层；216 ' 第一电性孤立导体；218 ' 第二介电层；220 ' 第二电性孤立导体；222 ' 第三介电层；224 ' 第二隔热层；226 ' 上电极；228 ' 相变化材料间隙壁；
230 介电层间隙壁； Tl 隔热层的厚度； T2 电性孤立导体的厚度，以及 W 相变化材料间隙壁宽度。
具体实施例方式
以下，请配合附图，来详细说明本发明的实施例所述的相变化存储元件的制造方法。 首先，请参考图la，提供具有介电层12的基底10。其中，该基底10可为半导体工艺所使用的基底，例如为硅基底。该基底IO可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该介电层12的材料可为氧化硅。 接着，请参考图lb，形成第一电极14及第二电极16于该介电层12之上，其中该第一电极14及该第二电极16彼此相隔。该第一电极14及该第二电极16可为相同或不同的材料，例如Al、W、Mo、Ti、TiN、TiAlN、TiW或TaN。该第一电极14可以经由接触栓(未图示)进一步与该基底的底层金属(未图示)连性连结。该第一及第二电极14及16可由相同材料经同一步骤所形成，且共平面。 接着，请参考图lc，介电层18顺应性形成于该基底10之上，并覆盖该介电层12及
该第一及第二电极14及16。该介电层18可包含氮化硅，以避免接续形成的金属层与该第
一及第二电极14及16直接接触。该介电层18的厚度可介于10-50nm之间。 接着，请参考图ld，该金属层20顺应性形成于该介电层18之上。该金属层20的
厚度可介于10-50nm之间。该金属层20适合的材料可包含Al、 W、 Mo、 Ti、 TiN、 TiAlN、 TiW
或TaN。 接着，请参考图le，对该金属层20进行蚀刻工艺(例如各向异性蚀刻工艺)，形成多个具有尖端21的金属间隙壁22配置于该介电层18之上，并与该第一及第二电极14及16的侧壁23相邻。 接着，请参考图lf，对该介电层18进行蚀刻工艺(例如各向异性蚀刻工艺)以图形化该介电层18，形成图形化介电层24。 接着，请参考图lg，相变化材料层26顺应性形成于该结构之上。该相变化材料层26可包含In、Ge、Sb、Te、Ga、Sn、或其混合，例如GeSbTe或InGeSbTe。值得注意的是，在该第一及第二电极14及16之间具有两金属间隙壁22，此外该金属间隙壁22的尖端21及该侧壁与该相变化材料层26直接接触。自从该两金属间隙壁22除了与该相变化材料层26直接电性相连外，并未与相变化存储元件的其它元件直接电性相连(这里所述的直接电性相连是指直接接触并产生电性连结)，因此可作为相变化存储元件的电性孤立导体。该相变化材料层26的厚度可介于0. 5-10nm。 接着，请参考图lh，介电层28顺应性形成于该相变化材料层26之上。该介电层28可包含氮化硅或氧化硅，亦可与介电层18为相同材料。 接着，请参考图li，利用光刻工艺(例如一至二道光掩模)图形化该相变化材料层26及该介电层28，使得残留的相变化材料层横跨该第一及第二电极14及16，且该相变化材料层26具有符合半导体工艺设计规则(design rule)的桥接宽度。该相变化桥接结构自对位(self-alignment)形成于电极上。 最后，请参考图lj，介电层30形成于该上述结构，接着利用化学机械抛光工艺(chemical mechanical planarization、CMP)进行平坦化。该介电层30可包含氧化硅，亦可与介电层12为相同材料。形成于第二电极正上方的该介电层30、介电层28及该相变化材料层26可以进一步被图形化形成贯通孔，而该第二电极16可进一步经由该贯通孔与导电层(未图示)电性连结(通过接触栓)。 根据本发明优选实施例，请参考图2，披露包含上述相变化存储元件的装置。该装置包含具有晶体管32的基底10，其中该晶体管32经由金属栓34 (形成于贯通孔36中)与上述相变化存储元件的第一电极14进行电性连结。该晶体管32可进一步与字线电性连结。此外，具有位线38的电子装置可经由金属栓42(形成于贯通孔40中)与上述相变化存储元件的第二电极16进行电性连结。 根据本发明另一优选实施例，请参考图3，该相变化存储元件可以具有两个以上的金属间隙壁22配置于该第一及第二电极14及16之间，该两个以上的金属间隙壁22与该相变化材料层26直接接触，作为电性孤立导体，以利多级操作(multi-level operation)。
此外，本发明亦提供另一种相变化存储元件及其制作方法，详述于下。
首先，请参考图4a，提供具有介电层112的基底100。其中，该基底100可为半导体工艺所使用的基底，例如为硅基底。该基底100可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该介电层112的材料可为氧化硅。 接着，请参考图4b，形成第一电极114及第二电极116于该介电层112之上，其中该第一电极114及该第二电极116彼此相隔。该第一电极114及该第二电极116可为相同或不同的材料，例如Al、 W、 Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。该第一电极114可以经由接触栓(未图示)进一步与该基底的底层金属(未图示)连性连结。该第一及第二电极114及116可由相同材料经同一步骤所形成，且共平面。 接着，请参考图4c，介电层118顺应性形成于该基底100之上，并覆盖该介电层112及该第一及第二电极114及116。该介电层118可包含氮化硅，以避免接续形成的金属层与该第一及第二电极114及116直接接触。该介电层118的厚度可介于10-50nm之间。
接着，请参考图4d，该金属层120顺应性形成于该介电层118之上。该金属层120的厚度可介于10-50nm之间。该金属层120适合的材料可包含Al、 W、 Mo、 Ti、 TiN、 TiAlN、TiW或TaN。 接着，请参考图4e，对该金属层120进行蚀刻工艺(例如各向异性蚀刻工艺)，形成多个具有尖端121的金属间隙壁122配置于该介电层118之上，并与该第一及第二电极114及116的侧壁123相邻。 接着，请参考图4f，对该介电层118进行蚀刻工艺(例如各向异性蚀刻工艺)以图形化该介电层118(以该金属间隙壁作为蚀刻掩模)，形成图形化介电层124。其中，该图形化介电层124与其相邻的电极通过沟槽125相隔。 接着，请参考图4g，相变化材料层126顺应性形成于上述结构之上并填满该沟槽125。该相变化材料层126可包含In、 Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合物，例如GeSbTe或InGeSbTe。值得注意的是，在该第一及第二电极114及116之间具有两金属间 隙壁122，此外该金属间隙壁122的尖端121及所有侧壁与该相变化材料层126直接接触。 此外，每一金属间隙壁122与其相邻的电极通过填入于沟槽中的相变化材料层126所分隔 开来。自从该两金属间隙壁22除了与该相变化材料层126直接电性相连外，并未与相变化 存储元件的其它元件直接电性相连(这里所述的直接电性相连是指直接接触并产生电性 连结)，因此可作为相变化存储元件的电性孤立导体。该相变化材料层126的厚度可介于 0.5-10nm。 接着，请参考图4h，介电层128顺应性形成于该相变化材料层126之上。该介电层 128可包含氮化硅或氧化硅，亦可与介电层118为相同材料。 接着，请参考图4i，利用光刻工艺(例如一至二道光掩模)图形化该相变化材料 层126及该介电层128，使得残留的相变化材料层横跨该第一及第二电极114及116，且该 相变化材料层126具有符合半导体工艺设计规则(designrule)的桥接宽度。该相变化桥 接结构自对位(self-alignment)形成于电极上。 最后，请参考图4j，介电层130形成于该上述结构，接着利用化学机械抛光工艺 (chemical mechanical planarization、 CMP)进行平坦化。该介电层130可包含氧化硅， 亦可与介电层112为相同材料。形成于第二电极116正上方的该介电层130、介电层128及 该相变化材料层26可以进一步被图形化形成贯通孔，而该第二电极116可进一步经由该贯 通孔与导电层(未图示)电性连结(通过接触栓)。 根据本发明优选实施例，具有电性孤立导体的相变化存储元件200可包含如图5 所述的结构，详述于下。 请参考图5，该相变化存储元件200，由下到上，包含下电极210、第一隔热层212、 第一介电层214、第一电性孤立导体216、第二介电层218、第二电性孤立导体220、第三介电 层222、第二隔热层224、以及上电极226。该相变化存储元件200进一步包含相变化材料间 隙壁228覆盖该上述结构的所有侧壁、以及介电层间隙壁230覆盖上述的相变化材料间隙 壁228。该下电极及该上电极210及226可为相同或不同的材料，例如Al、 W、 Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。该第一及第二隔热层212及224可为具有低热传导能力的介电材料或 相变化材料。该介电层218可为氧化硅。该第一及第二电性孤立导体216及220可以为金 属或相变化材料，若为相变化材料，其可包含In、 Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合 物，例如GeSbTe或InGeSbTe。 在本实施例中，该隔热层使得该电性孤立导体缓慢加热，且限制该相变化区域在 该电性孤立导体间。 值得注意的是，该相变化材料间隙壁228的宽度W必须小于该第一及第二电性孤 立导体216及220的厚度T2。当该第一及第二隔热层212及224为相变化材料时，该相变 化材料间隙壁228的宽度W必须小于该第一及第二隔热层212及224的厚度Tl。举例来 说，该相变化材料间隙壁228的宽度W可介于2-5nm之间，该第一及第二电性孤立导体216 及220 (第一及第二结晶起始层)216及220的厚度T2可为15nm，而该第一及第二隔热层 212及224的厚度Tl可为15nm。 综上所述，本发明所述的相变化存储元件，可通过工艺及结构来降低电流及电压， 及解决在操作时热分布不均的问题。此外，本发明所述具有电性孤立导体的相变化存储元件可执行所谓的多位(multi-bit capability)储存。此外，本发明所述的相变化存储元件 桥接结构不受限于上电极及下电极临界尺寸(critical dimension、CD)变化的影响。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何本领域的普通 技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护 范围当视权利要求所界定为准。
权利要求
一种相变化存储元件，包含第一电极及第二电极；相变化材料层电性，连结该第一电极及该第二电极；以及至少二电性孤立导体，形成于该第一电极及该第二电极之间并与该第一电极及该第二电极分隔，且直接与该相变化材料层接触。
2. 如权利要求1所述的相变化存储元件，其中该电性孤立导体除了与该相变化材料层 外并未与该相变化存储元件的其它元件直接电性相连。
3. 如权利要求1所述的相变化存储元件，其中该第一电极及该第二电极共平面。
4. 如权利要求1所述的相变化存储元件，其中该电性孤立导体并未与该第一电极及该 第二电极直接接触。
5. 如权利要求1所述的相变化存储元件，其中该相变化材料层包含In、Ge、Sb、Te、Ga、 Sn或前述材料任意的混合物。
6. 如权利要求1所述的相变化存储元件，其中该第一电极及该第二电极独立且各自包 含Al 、 W、 Mo、 Ti 、 TiN、 TiAlN、 TiW或TaN。
7. 如权利要求1所述的相变化存储元件，其中该电性孤立导体包含Al、W、Mo、Ti、TiN、 TiAlN、TiW或TaN。
8. 如权利要求1所述的相变化存储元件，其中该第一电极及该第二电极由相同材料经 同一步骤所形成。
9. 如权利要求1所述的相变化存储元件，其中该相变化存储元件包含柱状结构。
10. 如权利要求1所述的相变化存储元件，其中该第一电极为下电极及该第二电极为 上电极。
11. 如权利要求1所述的相变化存储元件，其中该多个电性孤立导体通过介电层所分离。
12. 如权利要求1所述的相变化存储元件，其中该电性孤立导体及相邻的该第一电极 或该第二电极通过该相变化材料层所分隔。
13. 如权利要求1所述的相变化存储元件，其中该第一电极经由第一金属栓与电子元 件电性连结。
14. 如权利要求1所述的相变化存储元件，其中该第二电极经由第二金属栓与位线电 性连结。
15. 如权利要求1所述的相变化存储元件，其中该电性孤立导体包含金属间隙壁。
16. —种相变化存储元件，包含 下电极；第一隔热层，形成于该第一电极之上； 第一电性孤立导体，形成于该第一隔热层之上； 介电层，形成于该第一电性孤立导体之上； 第二电性孤立导体，形成于该介电层之上； 第二隔热层，形成于该第二电性孤立导体之上； 上电极，形成于该第二隔热层之上；以及 相变化间隙壁，形成并覆盖上述结构的侧壁。
17. 如权利要求16所述的相变化存储元件，进一步包含 介电层间隙壁，形成于该相变化间隙壁。
18. 如权利要求16所述的相变化存储元件，其中该相变化间隙壁包含In、 Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合物。
19. 如权利要求16所述的相变化存储元件，其中该下电极及该上电极独立且各自包含 Al 、 W、 Mo、 Ti 、 TiN、 TiAlN、 TiW或TaN。
20. 如权利要求16所述的相变化存储元件，其中该第一及第二电性孤立导体包含A1、 W、 Mo、 Ti 、 TiN、 TiAlN、 TiW或TaN。
21. 如权利要求16所述的相变化存储元件，进一步包含 第一结晶起始层，形成于该第一电性孤立导体及该介电层之间；以及 第二结晶起始层，形成于该介电层及该第二电性孤立导体之间。
22. 如权利要求21所述的相变化存储元件，其中该第一及第二结晶起始层包含相变化 材料。
23. 如权利要求21所述的相变化存储元件，其中该相变化材料包含In、Ge、Sb、Te、Ga、 Sn或前述材料任意的混合物。
24. 如权利要求16所述的相变化存储元件，其中该隔热层由介电材料组成。
25. 如权利要求16所述的相变化存储元件，其中该隔热层由相变化材料组成。
26. 如权利要求16所述的相变化存储元件，其中该第一及第二电性孤立导体包含金属 材料。
27. —种相变化存储元件，包含 具有介电层，形成于其上的基底； 第一电极及第二电极，形成于该介电层； 相变化材料层，电性连结该第一电极及该第二电极；至少二电性孤立导体，形成于该第一电极及该第二电极间并与该第一电极及该第二电 极分隔，且直接与该相变化材料层接触；以及导电层，经由接触栓与该第二电极电性相连。
28. 如权利要求27所述的相变化存储元件，其中该电性孤立导体除了与该相变化材料 层外并未与该相变化存储元件的其它元件直接电性相连。
29. 如权利要求27所述的相变化存储元件，其中该第一电极及该第二电极共平面。
30. 如权利要求27所述的相变化存储元件，其中该电性孤立导体并未与该第一电极及 该第二电极直接接触。
31. 如权利要求27所述的相变化存储元件，其中该相变化材料层包含In、 Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合物。
32. 如权利要求27所述的相变化存储元件，其中该第一电极及该第二电极独立且各自 包含Al、 W、Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。
33. 如权利要求27所述的相变化存储元件，其中该电性孤立导体包含Al、 W、 Mo、 Ti、 TiN、TiAlN、TiW或TaN。
34. 如权利要求27所述的相变化存储元件，其中该第一电极及该第二电极由相同材料 经同一步骤所形成。
35. 如权利要求27所述的相变化存储元件，其中该相变化存储元件包含柱状结构。
36. 如权利要求27所述的相变化存储元件，其中该第一电极为下电极及该第二电极为上电极。
37. 如权利要求27所述的相变化存储元件，其中该电性孤立导体通过介电层所分离。
38. 如权利要求27所述的相变化存储元件，其中该电性孤立导体及相邻的该第一电极或该第二电极通过该相变化材料层所分隔。
39. 如权利要求27所述的相变化存储元件，其中该第一电极经由第一金属栓与电子元件电性连结。
40. 如权利要求27所述的相变化存储元件，其中该第二电极经由第二金属栓与位线电性连结。
41. 如权利要求27所述的相变化存储元件，其中该电性孤立导体包含金属间隙壁。
42. —种形成相变化存储元件的方法，包含提供基底；形成介电层于该基底之上；形成第一电极及第二电极于该介电层之上；形成至少二电性孤立导体于该介电层之上，形成于该第一电极及该第二电极间并与该第一电极及该第二电极分隔；以及形成相变化材料层与该第一电极及该第二电极直接接触并与该其电性连结。
43. 如权利要求42所述的形成相变化存储元件的方法，其中该第一电极及该第二电极独立且各自包含Al、 W、Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。
44. 如权利要求42所述的形成相变化存储元件的方法，其中该第一电极及该第二电极由相同材料经同一步骤所形成。
45. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体包含金属间隙壁。
46. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体除了与该相变化材料层外并未与相变化存储元件的其它元件直接电性相连。
47. 如权利要求42所述的形成相变化存储元件的方法，其中该第一电极及该第二电极共平面。
48. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体并未与该第一 电极及该第二电极直接接触。
49. 如权利要求42所述的形成相变化存储元件的方法，其中该相变化材料层包含In、Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合物。
50. 如权利要求42所述的形成相变化存储元件的方法，其中该相变化存储元件包含柱状结构。
51. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体包含A1、W、 Mo、 Ti 、 TiN、 TiAlN、 TiW或TaN。
52. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体通过介电层所分离。
53. 如权利要求42所述的形成相变化存储元件的方法，其中该电性孤立导体及该相邻的该第一电极或该第二电极通过该相变化材料层所分隔。
54. 如权利要求42所述的形成相变化存储元件的方法，其中该第一电极经由第一金属栓与电子元件电性连结。
55. 如权利要求42所述的形成相变化存储元件的方法，其中该第二电极经由第二金属栓与位线电性连结。
56. —种形成相变化存储元件的方法，包含提供基底；形成下电极于该基底之上；形成第一隔热层于该第一电极之上；形成第一电性孤立导体于该第一隔热层之上；形成介电层于该第一电性孤立导体之上；形成第二电性孤立导体于该介电层之上；形成第二隔热层于该第二电性孤立导体之上；形成上电极于该第二隔热层之上；以及形成相变化间隙壁覆盖上述结构的侧壁。
57. 如权利要求56所述的形成相变化存储元件的方法，进一步包含形成介电层间隙壁于该相变化间隙壁。
58. 如权利要求56所述的形成相变化存储元件的方法，其中该相变化间隙壁包含In、Ge、 Sb、 Te、 Ga、 Sn或前述材料任意的混合物。
59. 如权利要求56所述的形成相变化存储元件的方法，其中该下电极及该上电极独立且各自包含Al、 W、Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。
60. 如权利要求56所述的形成相变化存储元件的方法，其中该第一及第二电性孤立导体包含Al、 W、Mo、 Ti、 TiN、 TiAlN、 TiW或TaN。
61. 如权利要求56所述的形成相变化存储元件的方法，在形成该介电层之前，进一步包含形成第一结晶起始层于该第一电性孤立导体之上。
62. 如权利要求56所述的形成相变化存储元件的方法，在形成该第二电性孤立导体之前，进一步包含形成第二结晶起始层于该介电层之上。
63. 如权利要求56所述的形成相变化存储元件的方法，其中该隔热层由介电材料组成。
64. 如权利要求56所述的形成相变化存储元件的方法，其中该隔热层由相变化材料组成。
全文摘要
本发明提供一种相变化存储元件及其形成方法。该相变化存储元件包括第一电极及第二电极；相变化材料层电性连结该第一电极及该第二电极；以及至少二电性孤立导体，形成于该第一电极及该第二电极间并与该第一电极及该第二电极分隔，且直接与该相变化材料层接触。
文档编号H01L45/00GK101740716SQ20091013489
公开日2010年6月16日 申请日期2009年4月15日 优先权日2008年11月12日
发明者蔡铭进, 陈达 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司