一种金属氧化物TFT器件及制造方法与流程

本发明属于电子器件技术领域，特别涉及一种金属氧化物TFT器件及其制造方法。

背景技术：
金属氧化物薄膜晶体管(TFT)是一种可广泛用于各种电子系统的基本电路组成器件，其具有多种优势，如高电子迁移率、低温制造工艺、较高的稳定性、透明度高等等。如图1所示，在传统的TFT制造工艺中，TFT器件的栅极(Gate)101与源极(Source)102、漏极(Drain)103的对准是采用两层不同的掩膜板通过手动或者机械的光学对准方式实现的。由于对准设备的精度等因素的限制，这种方式会导致源极102、漏极103与栅极101之间存在一定的重叠，因而产生较大的栅源寄生电容(Cgs)及栅漏寄生电容（Cgd）。较大的寄生电容通常会降低器件的截止频率(截止频率反比于寄生电容)，从而降低电路的运行速度；并且，较大的寄生电容也导致显示电极电压偏离设计要求，从而需要复杂的栅极驱动电路来补偿偏差，增加了电路设计的复杂性；此外，无法精确控制的寄生电容也增加了电路设计的复杂性和不确定性，并使沟道(Channel)的最小尺寸无法精确，进而限制了沟道尺寸的最小化，从而难以提高器件的性能。另外，传统器件中使用多层掩膜板也会增加工艺复杂度并增加成本，不利于提高生产效率。为了解决上述问题，现有技术出现一种自对准器件，它是一种通过特定的工艺设计、可以在工艺制造过程中自动将源极、漏极与栅极相对准的器件，无需手动或者通过机械光学对准两层不同掩膜板即可实现源极、漏极与栅极的对准。这种自对准器件广泛应用于传统的单晶硅芯片（MOSFET）的制造过程中，但是，传统硅芯片中的晶体管的自对准工艺却无法直接应用于金属氧化物TFT上。为解决该问题，现有技术提出一种自对准工艺，利用顶栅极作为掩膜，自动对准形成源、漏极，并通过Ar等离子体或者含氢较多的NH3等离子体处理金属氧化物氧化铟镓锌（IGZO）的表面，以降低源、漏极的接触电阻，但是Ar等离子体只是部分改善了源、漏区与金属接触的表面电阻，源、漏区电阻仍然很大，而且等离子体等处理需要一道额外工艺处理，增加了成本，而氢则能扩散到沟道，使源、漏区延伸到沟道，导致栅极和源、漏极的重叠区域增大，寄生电容变大，进而减低金属氧化物TFT器件的性能。在其他现有的自对准工艺中，如中国专利申请CN201080017247，需要在半导体层之上形成刻蚀阻挡层，通过两次曝光分别形成刻蚀阻挡层和源漏极，两次背面曝光自对准，增加了光刻掩膜的使用并大幅度的增加了工艺实现的难度。同时，刻蚀阻挡层也会对半导体沟道产生不良影响，进而影响TFT的电学特性。

技术实现要素：
本发明的目的在于提供一种金属氧化物TFT器件的制造方法，旨在解决传统方法容易产生寄生电容且工艺复杂的问题。本发明是这样实现的，一种金属氧化物TFT器件的制造方法，包括下述步骤：选取一基板，在所述基板之上制备栅极；在所述栅极之上依次设置绝缘层、半导体层及光刻胶；以所述栅极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层的沟道部分的光刻胶；向所述半导体层和保留的光刻胶之上沉积电极层；剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极对准的沟道；刻蚀保留的电极层和半导体层，形成隔离的源极和漏极；向所述基板上沉积钝化层，并将所述源极和漏极引出至所述钝化层之外。本发明的另一目的在于提供一种金属氧化物TFT器件，包括：基板；栅极和绝缘层，依次叠层设置于所述基板之上；半导体层，设置于所述绝缘层之上；源极和漏极，并排设置于所述半导体层之上，且所述源极和漏极的内侧边与所述栅极的两边对准；钝化层，包封于所述基板设有栅极的一面；所述源极和漏极通过导电材料引出至所述钝化层之外。本发明的再一目的在于提供一种金属氧化物TFT像素电路的制造方法，包括下述步骤：选取一基板，在所述基板之上制备栅极、栅极引线和存储电容电极；在所述栅极、栅极引线和存储电容电极之上依次设置绝缘层、半导体层及光刻胶；以所述栅极、栅极引线和存储电容电极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层对应于所述栅极、栅极引线和存储电容电极的部分的光刻胶；向所述半导体层和保留的光刻胶之上沉积电极层；剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极、栅极引线和存储电容电极对准的部分；刻蚀保留的电极层和半导体层，去除所述栅极引线和存储电容电极上方的电极层和半导体层，并在所述栅极的上方形成隔离的源极和漏极；向所述基板上沉积钝化层，并将所述源极、漏极和栅极引线引出至所述钝化层之外。本发明的又一目的在于提供一种金属氧化物TFT像素电路，包括：基板；栅极、栅极引线和存储电容电极，并排设置于所述基板之上；绝缘层，设置于所述栅极、栅极引线和存储电容电极之上；半导体层，设置于所述绝缘层上与所述栅极对应的区域；源极和漏极，并排设置于所述半导体层上，且所述源极和漏极的内侧边与所述栅极的两边对准；钝化层，包封于所述基板设有栅极的一面；所述源极、漏极和栅极引线通过导电材料引出至所述钝化层之外。本发明以底栅极为掩膜，通过一次背部曝光固定光刻胶覆盖半导体沟道的位置，并结合剥离光刻胶的方式实现源漏极与栅极的对准，工艺简单且对准精度高。源漏电极与栅极的重叠区域可精确控制在2μm以内，远高于传统掩膜对位的精度，有效的减弱了寄生电容，提高了器件的电路速度，并且使沟道尺寸的控制更加精确，有利于实现沟道尺寸的最小化，提高器件性能。另外，由于采用剥离光刻胶的方法形成源漏极，也不需制作刻蚀阻挡层，且只需一次背部曝光，从而简化了工艺，减少了光刻掩膜的使用，提高了生产效率，并且避免了刻蚀阻挡层对半导体沟道的不良影响。并且，源漏极无需采用透明材料，使电极材料的可选性大大提高。而且生产流程中的掩膜板对准不再是关键的对准要求，进而降低了制造难度。附图说明图1是现有金属氧化物薄膜晶体管器件的结构示意图；图2是本发明第一实施例提供的金属氧化物TFT器件的制造方法流程图；图3-1至图3-11是本发明第一实施例提供的金属氧化物TFT器件的制造方法中各步骤对应的结构示意图；图4是本发明第一实施例提供的金属氧化物TFT器件的结构示意图；图5是本发明第二实施例提供的金属氧化物TFT像素电路的制造方法流程图；图6-1至图6-11是本发明第二实施例提供的金属氧化物TFT像素电路的制造方法中各步骤对应的结构示意图。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。以下结合具体实施例对本发明的具体实现进行详细描述：图2示出了本发明第一实施例提供的金属氧化物TFT器件的制造方法流程图，图3-1~3-11示出了与该制造方法相对应的结构示意图，为了便于说明，仅示出了与本实施例相关的部分。如图2，该方法包括下述步骤：在步骤S101中，选取一基板11，在基板11之上制备栅极12；如图3-1。在此步骤中，基板11选择对光刻工艺中使用的光波透明的材料制作，然后使用第一个光刻掩膜制作栅极12。可选的，还可以在基板11之上设置一缓冲层。在步骤S102中，在栅极12之上依次设置绝缘层13、半导体层14及光刻胶15；如图3-2、3-3、3-4。在此步骤中，首先在基板11及栅极12之上沉积绝缘层13，如图3-2。然后在绝缘层13之上沉积半导体层14，如IGZO等金属氧化物半导体，半导体层14与栅极12对位的部分即为沟道141，用于为源漏极之间的载流子传输提供通道，如图3-3。之后，在半导体层14之上涂覆光刻胶15，待后续光刻使用，如图3-4。在步骤S103中，以栅极12为掩膜，自基板11的背部曝光，保留覆盖半导体层14的沟道部分的光刻胶15；如图3-4、3-5。在本实施例中，作为栅极12的金属材料是非透明的，而其他结构均为透明材质，因此栅极12可以作为掩膜，从基板11的背部曝光、显影，光刻胶15与栅极12相对位的部分未被曝光，其他被曝光的部分被剥离，这样仅保留覆盖了半导体层14的沟道部分的光刻胶15。在步骤S104中，向半导体层14和保留的光刻胶15之上沉积电极层16；如图3-6a。在本实施例中，电极层16可以为非透明的金属电极层。进一步的，还可以在沉积电极层16之前先沉积一层电极接触层17，然后再沉积电极层16，电极接触层17用于降低接触电阻，提高载流子的注入效率，如图3-6b。在步骤S105中，剥离去除保留的光刻胶15及覆盖光刻胶15的电极层16，露出与栅极12对准的沟道141；如图3-7。在步骤S106中，刻蚀保留的电极层16和半导体层14，形成隔离的源极161和漏极162；如图3-8。此步骤可采用第二个光刻掩膜20一次刻蚀成型，工艺简单，且掩膜板无需精确对准。在步骤S107中，向基板11上沉积钝化层18，并将源极161和漏极162引出至钝化层18之外。如图3-9、3-10、3-11。作为本实施例的一种实现方式，可以使用第三个光刻掩膜刻蚀钝化层18，形成通向源极161和漏极162的过孔181，然后向钝化层18沉积导电材料19，优选为透明导电材料，如透明金属，导电材料19覆盖钝化层18并注入过孔181中，与源极161和漏极162接触。然后，采用第四个光刻掩膜刻蚀导电材料19，形成导电引线将源极161和漏极162引出。经过上述步骤后，金属氧化物TFT器件得以制成，可以理解，以上仅对金属氧化物TFT器件的主体结构的制造工艺进行了说明，当然，该器件还包括其他常规的功能结构，其可采用常规的方法制作，本发明不再赘述。本发明实施例以底栅极为掩膜，通过一次背部曝光固定光刻胶覆盖半导体沟道的位置，并结合剥离光刻胶的方式实现源漏极与栅极/沟道的自对准，工艺简单且对准精度高。源漏电极与栅极的重叠区域可精确控制在2μm以内，远高于传统掩膜对位的精度，有效的减弱了寄生电容，提高了器件的电路速度，并且使沟道尺寸的控制更加精确，有利于实现沟道尺寸的最小化，提高器件性能。另外，由于采用剥离光刻胶的方法形成源漏极，也不需制作刻蚀阻挡层，且只需一次背部曝光，从而简化了工艺，减少了光刻掩膜的使用，提高了生产效率，并且避免了刻蚀阻挡层对半导体沟道的不良影响。并且，源漏极无需采用透明材料，使电极材料的可选性大大提高。而且生产流程中的掩膜板对准不再是关键的对准要求，进而降低了制造难度。基于上述制造方法，本发明实施例进一步提供一种金属氧化物TFT器件，其可通过上述制造工艺制成。参考附图4，该器件是一种底栅极、顶接触结构的TFT器件，主要包括一基板11，在基板11之上依次叠层设置栅极12、绝缘层13和半导体层14，在半导体层14的表面并排设置有源极161和漏极162，半导体层14在源极161和漏极162之间形成了可供载流子传输的沟道141，沟道141的两边与源极161和漏极162的内侧边对准。基板11上设有钝化层18，将基板11之上的所有结构密封在内。其中，源极161和漏极162通过导电材料19引出至钝化层18之外，与外部电路实现电性连接。进一步的，在半导体层14和源极161与漏极162之间可以设有电极接触层17，用于降低接触电阻，提高载流子的注入效率，进而改善TFT器件的电学特性。进一步的，钝化层18可以开设有通向源极161和漏极162的过孔181，过孔181中填充有透明的导电材料19，将源极161和漏极162引出至钝化层18之外。进一步的，通过上述的背部曝光及剥离光刻胶的方法，该器件的源极161和漏极162与栅极12的重叠区域的宽度可缩小到2μm以内，有效的减小了寄生电容，提高了器件性能。可以理解，该金属氧化物TFT器件还可包括其他功能结构，本实施例不再赘述，并且，凡通过上述方法制成的金属氧化物TFT器件均在本发明的保护范围内。实施例二：图5示出了本发明第二实施例提供的金属氧化物TFT像素电路的制造方法流程图，图6-1~6-11示出了与该制造方法相对应的结构示意图，为了便于说明，仅示出了与本实施例相关的部分。如图5，该方法包括下述步骤：在步骤S201中，选取一基板21，在基板21之上制备栅极221、栅极引线222和存储电容电极223；如图6-1。在此步骤中，还可以先在基板21之上设置一缓冲层。在步骤S202中，在栅极221、栅极引线222和存储电容电极223之上依次设置绝缘层23、半导体层24及光刻胶25；如图6-2、6-3、6-4。在此步骤中，首先在基板21及栅极221之上沉积绝缘层23，如图6-2。然后在绝缘层23之上沉积半导体层24，如IGZO等金属氧化物半导体，半导体层24与栅极221对位的部分即为沟道241，用于为源漏极之间的载流子传输提供通道，如图6-3。之后，在半导体层24之上涂覆光刻胶25，待后续光刻使用，如图6-4。在步骤S203中，以栅极221、栅极引线222和存储电容电极223为掩膜，自基板21的背部曝光，保留覆盖半导体层24对应于栅极221、栅极引线222和存储电容电极223的部分的光刻胶25；如图6-4、6-5。在本实施例中，作为栅极221的金属材料是非透明的，而其他结构均为透明材质，因此栅极221可以作为掩膜，从基板21的背部曝光、显影，光刻胶25与栅极221相对位的部分未被曝光，其他被曝光的部分被剥离，这样仅保留覆盖了半导体层24的沟道241的光刻胶25。在步骤S204中，向半导体层24和保留的光刻胶25之上沉积电极层26；如图6-6a。在本实施例中，电极层26可以为非透明的金属电极层。进一步的，还可以在沉积电极层26之前先沉积一层电极接触层27，然后再沉积电极层26，电极接触层27用于降低接触电阻，提高载流子的注入效率，如图6-6b。在步骤S205中，剥离去除保留的光刻胶25及覆盖光刻胶25的电极层26，露出与栅极221、栅极引线222和存储电容电极223对准的部分；如图6-7。在步骤S206中，刻蚀保留的电极层26和半导体层24，去除栅极引线222和存储电容电极223上方的电极层26和半导体层24，在栅极221的上方形成隔离的源极261和漏极262。如图6-8。此步骤可采用第二个光刻掩膜30一次刻蚀成型，工艺简单，且掩膜板无需精确对准。在步骤S207中，向基板21上沉积钝化层28，并将源极261、漏极262和栅极引线222引出至钝化层28之外。如图6-9、6-10、6-11。作为本实施例的一种实现方式，可以使用第三个光刻掩膜刻蚀钝化层28，形成通向源极261、漏极262和栅极引线222的过孔281，然后向钝化层28沉积导电材料29，优选为透明导电材料，导电材料29覆盖钝化层28并注入过孔281中，与源极261、漏极262和栅极引线222接触。然后，采用第四个光刻掩膜刻蚀导电材料29，形成导电引线将源极261、漏极262和栅极引线222引出。可以理解，以上仅对金属氧化物TFT像素电路的主体结构的制造工艺进行了说明，当然，该器件还包括其他常规的功能结构，其可采用常规的方法制作，本发明不再赘述。本发明实施例以底栅极、栅极引线和存储电容电极为掩膜，通过背部曝光及剥离光刻胶的方式自动对准源漏极和半导体沟道，制成了自对准的底栅极、顶接触结构的金属氧化物TFT像素电路。该方法具有同上述实施例相同的效果，本实施例不再赘述。本发明实施例进一步提供一种金属氧化物TFT像素电路，该器件可以通过上述方法制成。参考图6-11，该底栅极、顶接触结构的TFT像素电路主要包括一基板21，在基板21之上并排设有栅极221、栅极引线222和存储电容电极223，在栅极221和存储电容电极223之上设置绝缘层23，在绝缘层23的表面与栅极221对应的区域设置有半导体层24，在半导体层24上并排设有源极261和漏极262，半导体层24位于源极261和漏极262之间部分为供载流子传输的沟道241，栅极221的两边与源极261和漏极262的内侧边对准。另外，在基板21上设有钝化层28，将基板21之上的所有结构密封在内。其中，源极261、漏极262和栅极引线222通过导电材料29引出至钝化层28之外，与外部电路实现电性连接。进一步的，在半导体层24和源极261与漏极262之间可以设有电极接触层27，用于降低接触电阻，提高载流子的注入效率，进而改善TFT器件的电学特性。进一步的，钝化层28可以开设有通向源极261、漏极262和栅极引线222的过孔281，过孔281中填充有透明的导电材料29，将源极261、漏极262和栅极引线222引出至钝化层28之外。进一步的，通过上述的背部曝光及剥离光刻胶的方法，该器件的源极261和漏极262与栅极221的重叠区域的宽度可缩小到2μm以内，有效的减小了寄生电容，提高了器件性能。可以理解，该金属氧化物TFT像素电路还可包括其他功能结构，本实施例不再赘述，并且，凡通过上述方法制成的金属氧化物TFT像素电路均在本发明的保护范围内。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。