Vdmos结构的制作方法
【专利摘要】本发明公开了一种VDMOS结构，包括N型衬底上的N型外延，N型外延上部的P阱，位于P阱和N型外延上方的栅氧化膜，位于栅氧化膜上方的多晶硅平面栅，其中:所述P阱上部形成有一凹槽，所述凹槽内形成有与所述栅氧化膜形成接触的金属硅化物，接触孔形成于所述金属硅化物的上面。本发明的VDMOS结构提供不具有寄生NPN三极管能提高VDMOS结构的抗雪崩击穿能力。
【专利说明】VDMOS结构
【技术领域】
[0001]本发明涉及半导体制造领域，特别是涉及一种VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)结构。
【背景技术】
[0002]目前的功率器件多用在有电感的感性交流电路中，所以产品开关时的雪崩耐受量(EAS)是产品性能评价的一个主要指标。耐雪崩击穿的能力越大，产品的稳定性和可靠性就越强。
[0003]由于功率器件的MOS管结构特征，N管源区的注入杂质需要用N型，而N管需要在N外延上通过形成P阱来形成，所以N注入区、P阱和N外延就会形成一个寄生的NPN三极管，这个寄生三极管的开通，会大大降低P阱对N外延的雪崩击穿的耐受能力。现有功率器通过MOS管沟道的开启，关断来控制器件的开关。而在器件开启时，需要通过源区的注入连接沟道，将沟道电流引到接触孔。这个三极管的发射极和基极的开启又会造成寄生管的集电极电流和MOS管的体区到源区漏电的自反馈，造成MOS管的反向击穿，降低了产品耐雪崩击穿的能力。
【发明内容】
[0004]本发明要解决的技术问题是提供一种不具有寄生NPN三极管的VDMOS结构，能提高VDMOS结构的抗雪崩击穿能力。
[0005]为解决上述技术问题，本发明的VDMOS结构，包括N型衬底上的N型外延，N型外延上部的P阱，位于P阱和N型外延上方的栅氧化膜，位于栅氧化膜上方的多晶硅平面栅，其中，所述P阱上部形成有一凹槽，所述凹槽内形成有与所述栅氧化膜形成接触的金属硅化物，接触孔形成于所述金属硅化物的上面。
[0006]本发明的另一种VDMOS结构，包括N型衬底上的N型外延，N型外延上部的P阱，内部具有栅氧化膜填充有多晶硅的多晶硅沟槽栅穿过所述P阱，其中，所述P阱上部形成有一凹槽，所述多晶硅沟槽栅位于所述凹槽中，所述多晶硅沟槽栅两侧的P阱上具有与所述栅氧化膜形成接触的金属硅化物，接触孔形成于所述金属硅化物的上面。
[0007]其中，所述凹槽的深度为1000埃至3000埃。
[0008]其中，所述凹槽的深度大于所述金属硅化物的厚度。
[0009]本发明的VDMOS结构相对传统的具有源注入区的功率管器件:多晶硅化物的电阻比源注入区的电阻要低，所以相应的本发明VDMOS结构的导通电阻会降低；由于金属硅化物代替了 N型源注入区，所以不会形成寄生的NPN三极管(例如图1中，NPN三极管由N型注入区、P阱和N型外延构成)，降低了寄生管开启导致的耐雪崩击穿能力降低的风险；本发明的VDMOS结构若在多晶栅上引入多晶硅化物，还能减小栅电阻，减小器件的开关时间，还能降低了 chip (硅片)内不同区域MOS管的开关延迟。【专利附图】
【附图说明】
[0010]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0011]图1是现有平面栅VDMOS结构示意图。
[0012]图2是现有多晶硅沟槽栅VDMOS结构示意图。
[0013]图3是本发明VDMOS第一实施例的结构示意图一。
[0014]图4是本发明VDMOS第一实施例的结构示意图二。
[0015]图5是本发明VDMOS第二实施例的结构示意图一。
[0016]图6是本发明VDMOS第二实施例的结构示意图二。
[0017]附图标记说明
[0018]I是N型衬底
[0019]2是N型外延
[0020]3 是 P 阱
[0021]4是N型注入区
[0022]5是金属硅化物
[0023]6是栅氧化膜
[0024]7是多晶娃平面栅
[0025]8是多晶硅沟槽栅
[0026]9是接触孔
[0027]10是凹槽
[0028]A-A是凹槽的深度
[0029]B-B是金属硅化物的厚度
【具体实施方式】
[0030]如图3、图4所示，本发明的VDMOS结构的第一实施例，包括N型衬底I上的N型外延2，N型外延2上部的P阱3，位于P阱3和N型外延2上方的栅氧化膜6，位于栅氧化膜6上方的多晶硅平面栅7，其中，P阱3上部形成有一凹槽10，凹槽10内形成有与栅氧化膜6形成接触的金属硅化物5，接触孔9形成于所述金属硅化物5的上面；其中，凹槽的10深度A-A为1000埃至3000埃，优选1500埃、2000埃和2500埃，并且凹槽10的深度A-A大于所述金属硅化物5的厚度B-B。
[0031]如图5、图6所示，本发明的VDMOS结构的第二实施例，包括N型衬底I上的N型外延2，N型外延2上部的P阱3，内部具有栅氧化膜6填充有多晶硅的多晶硅沟槽栅8穿过P阱3，其中，P阱3上部形成有一凹槽10，多晶硅沟槽栅8位于凹槽10中，多晶硅沟槽栅8两侧的P阱3上具有与栅氧化膜6形成接触的金属硅化物5，接触孔9形成于金属硅化物5的上面；其中，凹槽的10深度A-A为1000埃至3000埃，优选1500埃、2000埃和2500埃，并且凹槽10的深度A-A大于所述金属硅化物5的厚度B-B。
[0032]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种VDMOS结构，包括N型衬底上的N型外延，N型外延上部的P阱，位于P阱和N型外延上方的栅氧化膜，位于栅氧化膜上方的多晶硅平面栅，其特征是:所述P阱上部形成有一凹槽，所述凹槽内形成有与所述栅氧化膜形成接触的金属硅化物，接触孔形成于所述金属硅化物的上面。
2.—种VDMOS结构，包括N型衬底上的N型外延，N型外延上部的P阱，内部具有栅氧化膜填充有多晶硅的多晶硅沟槽栅穿过所述P阱，其特征是:所述P阱上部形成有一凹槽，所述多晶硅沟槽栅位于所述凹槽中，所述多晶硅沟槽栅两侧的P阱上具有与所述栅氧化膜形成接触的金属硅化物，接触孔形成于所述金属硅化物的上面。
3.如权利要求1或2所述的VDMOS结构，其特征是:所述凹槽的深度为1000埃至3000埃。
4.如权利要求3所述的VDMOS结构，其特征是:所述凹槽的深度大于所述金属硅化物的厚度。
【文档编号】H01L29/78GK103915493SQ201310003708
【公开日】2014年7月9日 申请日期:2013年1月6日 优先权日:2013年1月6日
【发明者】王飞 申请人:上海华虹宏力半导体制造有限公司