带凸部的电子元器件及带凸部的电子元器件的制造方法
【专利摘要】本发明的目的在于提供一种带凸部的电子元器件及带凸部的电子元器件的制造方法。该带凸部的电子元器件及带凸部的电子元器件的制造方法用于防止半导体芯片的特性变化及半导体基板与安装基板之间的连接不良。带凸部的电子元器件包括：电路基板（1）；以及多个凸部（B1、B2），该多个凸部（B1、B2）形成于电路基板（1）的基板主面上，所述多个凸部（B1、B2）在与基板主面平行的方向上的截面积不同。另外，凸部（B1、B2）中截面积较小的凸部（B1）在垂直方向上具有高度调整层（5）。
【专利说明】带凸部的电子元器件及带凸部的电子元器件的制造方法
【技术领域】
[0001]本发明涉及带凸部的电子元器件及带凸部的电子元器件的制造方法。
【背景技术】
[0002]在带凸部的电子元器件、例如具有凸部的半导体基板中，已知有如下半导体基板:所述半导体基板具备多个在与该半导体基板主面平行的方向上的截面积不同的凸部(参照专利文献I)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本专利特开2001-223321号公报
【发明内容】
[0006]发明所要解决的技术问题
[0007]如上所述，在以镀膜来形成与半导体基板主面平行的方向上的截面积互不相同的凸部的情况下，由于镀膜的成长速度根据截面积不同的凸部而不同，因此，会发生以下情况:即，在形成镀膜后，对于每个截面积不同的凸部，距离基板主面的高度都各不相同。更详细而言，由于凸部的截面积(直径)越大镀膜的成长速度越快，因此，对于截面积越大的凸部，距离基板主面的高度也越高。
[0008]在像这样将形成有高度不同的凸部的半导体基板安装于安装基板的情况下,半导体基板会被安装成向安装基板倾斜。因此，半导体基板上的电路与安装基板之间会产生不需要的电容，从而会导致发生半导体芯片的特性变化这样的情况。
[0009]另外，在倾斜安装半导体基板的情况下，应力会集中于截面积较小的凸部与半导体基板之间的连接部、即距离主面的高度较低的凸部与半导体基板之间的连接部上，从而会导致发生半导体基板与安装基板之间产生连接不良的情况。
[0010]本发明鉴于上述情况而完成，其目的在于防止半导体芯片的特性变化及半导体基板与安装基板之间的连接不良。
[0011 ] 解决技术问题所采用的技术方案
[0012]为了解决上述问题，本发明的带凸部的电子元器件的特征在于，包括:电路基板；以及第一及第二凸部，该第一及第二凸部形成于电路基板的主面上，所述第一及第二凸部在与所述主面平行的方向上的截面积不同，第一及第二凸部中截面积较小的凸部在相对于所述主面垂直的方向上具有高度调整层。
[0013]另外，本发明的带凸部的电子元器件的制造方法包括在电路基板的主面上形成第一及第二凸部的工序，所述第一及第二凸部在与该主面平行的方向上的截面积互不相同，该形成凸部的工序包括在形成第一及第二凸部中截面积较小的凸部时、沿相对所述主面垂直的方向形成高度调整层的工序。
[0014]发明效果[0015]根据本发明，能防止半导体芯片的特性变化及半导体基板与安装基板之间的连接不良。
【专利附图】
【附图说明】
[0016]图1是本发明的实施方式I所涉及的带凸部的电子元器件的剖视图。
[0017]图2是本发明的实施方式2所涉及的带凸部的电子元器件的剖视图。
[0018]图3是表示制造本发明的实施方式I所涉及的带凸部的电子元器件的工序的图。
[0019]图4是表示制造本发明的实施方式2所涉及的带凸部的电子元器件的工序的图。
[0020]图5是制造实施方式I及实施方式2所涉及的带凸部的电子元器件的工序的一个工序的说明图。
[0021]图6是本发明的实施方式4所涉及的功率放大器的框结构图。
[0022]图7是表示构成本发明的实施方式4所涉及的功率放大器的功率放大器模块的安装状态的俯视图。
[0023]图8是图7的I — I剖视图。
【具体实施方式】
[0024](实施方式1:结构)
[0025]图1是实施方式I所涉及的、例如半导体芯片等带凸部的电子元器件(以下称为电子元器件)的剖视图。
[0026]电子元器件100的电路基板I是制造半导体基板、SAW (Surface Acoustic Wave:表面声波)滤波器等的压电基板。半导体基板例如是GaAs基板、Si基板等，压电基板例如是水晶基板、LiTaO3基板、LiNbO3基板。在该电路基板I的基板主面Ia上形成半导体电路(未图示)。
[0027]另外，在电路基板I上，包括圆柱形的凸部BI和B2，所述凸部BI和B2在与基板主面Ia平行的方向上的截面积(以下称为截面积)互不相同，凸部BI的截面积SI比凸部B2的截面积S2要小。另外，凸部BI和B2距离基板主面Ia的高度都为50 μ m左右。这里，凸部B1、B2的主要材料是Cu，但除了 Cu以外，还可以使用Au，例如以电镀来形成。电路基板I上除凸部BI和B2以外的区域形成有保护膜(例如SiNx:膜厚0.5 μ m) 8。此外，凸部BI和B2的形状并不局限于圆柱形，也可以是棱柱形等。
[0028]凸部BI具有Au焊盘21、金属层31、Cu柱41、以及调整层5，通过从电路基板I上依次层叠Au焊盘21、金属层31、Cu柱41、以及调整层5而形成。另外，凸部B2具有Au焊盘22、金属层32、以及Cu柱42，通过从电路基板I上依次层叠Au焊盘22、金属层32、以及Cu柱42而形成。
[0029]Au焊盘21、22形成于电路基板I上,用作为电信号的输入输出电极。金属层31、32例如是由Ti (膜厚0.1 μ m)及Cu (膜厚0.1 μ m)构成的镀敷用电极层。Cu柱41、42是利用电镀而形成的层。高度调整层5是用于将基板主面Ia上的凸部BI的高度调整成与凸部B2相同的高度的、由Cu构成的电极层，例如利用后述的喷墨法来形成。高度调整层5的截面积为SI，与凸部BI的截面积SI相同。
[0030]根据具有如上所述结构的电子元器件100，即使存在两个截面积不同的凸部BI及B2，也能使电路基板I的基板主面Ia上的高度、换言之是电子元器件100的高度变得均匀。其结果是，在将该电子元器件100经由凸部BI及B2安装于安装基板的主面上时，能防止该电子元器件100发生倾斜，从而能防止电子元器件100与安装基板之间发生连接不良(未连接凸部)。由此，能改善电子元器件100的安装生产率。另外，由于电子元器件100不是倾斜地安装于安装基板，因此，电子元器件100的半导体电路与安装基板之间不会产生不需要的电容，从而能防止半导体电路的特性发生变化。
[0031]另外，在上述实施方式中，对高度调整层5的材料与凸部BI的主要材料(Cu)相同的情况进行了说明，但也可以采用不同的材料。例如，可以使用金、银、铝、钼、钽、锆等来作为高度调整层5的材料。在使用金、银、铝的情况下，由于具有与作为主要材料的铜相同程度的机械特性，因此，能缓和因安装凸部时的加热而产生的热应力、以及加压时的机械应力。另外，在使用钼、钽、锆的情况下，能提高安装凸部时的焊接性。
[0032]另外，由于在凸部BI的前端配置有高度调整层5，因此，能使得相对基板主面Ia垂直的方向上的凸部BI的高度调整变得容易。
[0033]此外，高度调整层5的截面积SI与凸部BI的截面积SI相同。因此，凸部BI在平行方向上相对于电路基板I的基板主面Ia不会变大，因此，能减小电子元器件100的安装面积。
[0034]此外，也可以将高度调整层5的电阻率设得与设置有高度调整层5的凸部BI的主要材料(Cu)的电阻率不同。作为高度调整层5的材料，在使用与凸部BI的主要材料不同的金属材料、例如电阻值较大的金属材料的情况下，能用凸部BI来形成电阻。因此，能使用凸部BI来作为电子元器件100内的一个电路，从而能提高电子元器件100的设计自由度。
[0035](实施方式2:结构)
[0036]接下来，对实施方式2进行说明。本实施方式2与实施方式I的不同之处在于，将高度调整层5设置于凸部BI的中间，换言之，在在高度调整层5上进一步层叠势垒金属层、焊料层。此外，对与实施方式I相同的结构标注相同的标号并省略详细说明。
[0037]如图2所示，对于电子元器件101的凸部BI，将势垒金属层61、焊料层71依次层叠于高度调整层5，对于凸部B2，将势垒金属层62、焊料层72依次层叠于Cu柱42。势垒金属层61及焊料层71的截面积为SI，势垒金属层62及焊料层72的截面积为S2。
[0038]势垒金属层61、62分别是例如以Ni (膜厚0.5 μ m)为材料的层。另外，焊料层71、72分别是由例如以Ag-Sn为材料的焊料所构成的层。
[0039]根据本实施方式2的电子元器件101，由于将高度调整层5配置于凸部BI的中间(并非凸部BI的前端的层和基板主面侧的层)，因此，能在凸部BI的前端配置其他与凸部B2相同的金属材料(本实施方式2中焊料:Ag-Sn)等，从而能使各凸部B1、B2中的电学特性和电连接可靠性变得相同。
[0040]此外，作为高度调整层5的材料，也可以使用SiNx、SiO2等构成绝缘膜的材料。若采用上述结构，则Cu柱41-高度调整层5-势垒金属层61 (金属-绝缘体-金属)成为MM(Metal Insulation Metal:金属-绝缘体-金属)电容,从而能在电子元器件101内形成电容器。在将这样的凸部BI安装于另外准备的安装基板等上的情况下，虽然凸部BI起到作为端子电极的功能，但能在该端子电极中形成MM电容，能只使高频信号通过并切断来自电源的信号、控制信号等直流信号。[0041](实施方式3:结构)
[0042]下面，利用图2对实施方式3进行说明。本实施方式3与实施方式2的不同之处在于，使焊料层71、72的各材料根据凸部的截面积而不同。此外，对与实施方式2相同的结构标注相同的标号并省略图示及详细说明。
[0043]使用Sn-Bi来作为图2所示的焊料层71的材料，使用Ag-Sn来作为焊料层72的材料。换言之，在截面积较小的凸部BI中，使用熔点比Ag-Sn类焊料要低的Sn-Bi类焊料，在截面积较大的凸部B2中，使用熔点较高的Ag-Sn类焊料。
[0044]根据本实施方式3的电子元器件101，在再流焊工序等中使凸部B1、B2的焊料层71、72熔融并固化的情况下(例如在将该电子元器件101安装于安装基板的情况下)，截面积较大的凸部B2的焊料层72最先在高温下发生固化，接着在低温下截面积较小的凸部BI的焊料层71发生固化。在焊料层发生固化时，因焊料层中所含有的溶剂等发生蒸发而产生收缩应力。由于凸部的截面积越大其收缩应力越大，因此，通过先使截面积较大的凸部B2发生固化，能降低截面积较小的凸部BI发生固化时所施加的收缩应力。因此，能提高凸部BI及B2相对于安装基板的连接可靠性。
[0045](实施方式1:制造方法)
[0046]接着，参照图3对实施方式I的电子元器件100的制造方法进行详细说明。
[0047]首先，在使用通常的半导体工艺在电路基板I上形成半导体电路(未图示)后，利用光刻技术等将SiNx保护膜8进行开口以使Au焊盘(电信号输入输出焊盘)21、22露出(图3(a))。
[0048]接着，例如利用溅射法在该半导体电路的整个面上依次层叠成为镀敷用电极的Ti(膜厚0.1ymWPCu (膜厚0.1 μ m)(图3 (b))。由此形成金属层3。
[0049]接着，将抗蚀膜9覆盖于金属层3上，用光掩膜来进行曝光、显影，在形成Cu柱41、42的部分上设置开口(图3 (C))。
[0050]接着，利用电镀使上述抗蚀膜开口部析出Cu以形成Cu柱41、42 (图3 (d))。此时，由于由电镀所产生的成长速度根据截面积的不同而不同，因此，截面积SI的Cu柱41与截面积S2 O SI)的Cu柱42高度不同。如图所示，Cu柱42距离电路基板I的基板主面Ia的高度比Cu柱41要高。
[0051]接着，进行抗蚀膜的去除、以及除Cu柱41、42以外的镀敷用电极的蚀刻去除(图3(e))。
[0052]接着，利用溅射法，只在所希望的Cu柱上层叠包含Cu的导电性糊料，以用于进行调整。此外，在制造方法中，在凸部BI的Cu柱41上层叠Cu原料(图3 (f))。
[0053]接着，利用加热处理来使利用溅射法而层叠的Cu原料发生固化(图3(g))。由此，在凸部BI上形成上述的高度调整层5。
[0054]经过以上的工序(图3 (a)?(g))，能制造上述实施方式I的电子元器件100。此夕卜，除了溅射法以外，还能使用光刻技术、或厚膜印刷等，来形成高度调整层5，但由于溅射法中能用液滴状的导电性糊料来形成高度调整层5，因此，能高精度地形成高度调整层5。
[0055](实施方式2及实施方式3:制造方法)
[0056]接着，参照图4对制造实施方式2的电子元器件101的方法进行详细说明。此外，工序(a)?(g)与用图3所描述的工序(a)?(g)相同，因此，省略图示及说明，对工序(g)之后的工序(h)?(k)进行详细说明。
[0057]在经过加热固化工序(图3 (g))后，利用溅射法使势垒金属原料(例如包含Ni的导电性糊料)层叠于所有Cu柱41、42上(图4 (h))，实施加热处理来使所层叠的Ni原料固化(图4(i))。由此，在凸部BI的高度调整层5和凸部B2的Cu柱42上分别形成势垒金属层 61、62。
[0058]接着，利用溅射法使焊料原料(例如Ag-Sn)层叠于所有势垒金属层61、62上(图4(j))，实施加热处理以使所层叠的焊料原料固化(图4 (k))。由此，在势垒金属层61、62上分别层叠焊料层71、72。
[0059]经过以上的工序(图3 (a)?(g)及图4 (h)?(k))，能制造上述实施方式2的电子元器件101。此外，能使得层叠于势垒金属层61、62上的焊料材料不同，从而制造实施方式3的电子兀器件101。
[0060]此外，在上述实施方式I?实施方式3中，对电路基板I的基板主面Ia上形成有凸部BI及B2的情况进行了说明，但本发明并不局限于此。例如，本发明的电子元器件100或101也能采用以下结构:即，设置三个以上凸部且所述凸部的与基板主面Ia平行的截面积不同，并在所述凸部中的至少一个凸部上设置高度调整层5。
[0061]另外，在上述实施方式I?实施方式3中，对利用高度调整层5来使凸部BI距离基板主面Ia的高度与凸部B2距离基板主面Ia的高度相同的情况进行了说明，但本发明并不局限于此。例如，也可以采用以下结构:即，凸部BI和凸部B2分别具有高度调整层5，使得距离基板主面Ia的高度成为规定的高度。
[0062](高度调整层的形成工序)
[0063]接着，对利用图3所说明的多个工序中的一个工序、即形成高度调整层5的工序(图3 (f))进行详细说明。
[0064]图5是表示形成高度调整层5的结构的图。如图5所示，形成高度调整层5的喷墨系统Iio具有:测量电子元器件100的凸部BI等的高度的凸部高度测量装置120 ;使晶片W移动的平台130 ;利用使用导电性糊料的溅射法来形成高度调整层5的喷射装置140 ；以及控制凸部高度测量装置120、平台130及喷射装置140的控制装置150。另外，晶片W具有多个电子元器件100 (以下，在本说明中，也将电子元器件100称为电子元器件A、B、C、D)。
[0065]首先，基于控制装置150的控制，平台130使晶片W根据规定的位置进行移动。例如，也可以利用摄像机等预先对晶片W进行摄像，对该摄像图像进行处理从而对Cu柱41的位置进行检测，基于该检测结果使晶片W移动。或者，也可以将晶片W内的Cu柱41的位置等信息预先存储于控制装置150内的规定存储器中，根据该存储器中所存储的信息来使晶片W移动。
[0066]在移动晶片W以使Cu柱41位于凸部高度测量装置120的垂直下方时，凸部高度测量装置120利用激光等来对该Cu柱41距离基板主面Ia的高度进行测量，并将表示该测量到的柱41的高度及Cu柱41的位置(晶片W内的坐标)的控制信息发送至控制装置150。凸部高度测量装置120移动晶片W，每当各电子元器件100的Cu柱41位于垂直下方时执行该处理。
[0067]接着，利用平台130来移动晶片W，在测量了上述凸部高度后的Cu柱41位于喷射装置140的垂直下方的情况下，控制装置150基于该控制信息中所包含的Cu柱41距离基板主面Ia上的高度，来对溅射喷射量进行调整，使得Cu柱41 (凸部BI)的高度与Cu柱42(凸部B2)的高度相同，喷射装置140将Cu原料吐出至Cu柱41上。这里，溅射喷射量可以预先设定，或者也可以计算出对应于Cu柱42的高度与Cu柱41的高度之差的量，并将该计算出的量作为喷射量。这样，通过将Cu原料层叠于Cu柱41上来进行加热处理，从而形成高度调整层5。
[0068]利用形成该高度调整层5的工序，即使存在多个具有高度调整层5的Cu柱41，也能以一次工艺在晶片W内的所有电子元器件A、B、C、D等的Cu柱41上形成高度调整层5，从而无需复杂的工艺。
[0069]此外，在电子元器件100采用以下结构的情况下:即，设置有三个以上凸部且该凸部在相对于基板主面Ia平行的方向上的截面积不同，在这种情况下，也能够以使得成为与距离基板主面Ia最远的凸部具有相同的高度的方式，来在其它凸部的Cu柱中的至少一个Cu柱上形成高度调整层5。另外，在电子元器件100采用以下结构的情况下:S卩，分别在凸部BI和凸部B2上形成高度调整层5，以使得距离基板主面Ia的高度成为规定高度，在这种情况下，也可以分别在各凸部BI及B2上形成高度调整层5，使得成为该规定的高度。在这些情况下，也能以一次工艺在晶片W内成为对象的所有Cu柱(凸部)上形成高度调整层5，从而无需复杂的工艺。
[0070](实施方式4:结构)
[0071]接下来，对实施方式4进行说明。本实施方式4中说明将本发明的电子元器件100进行倒装芯片安装而形成的功率放大器200。
[0072]图6是表示功率放大器200的框结构的图。如图6所示，功率放大器200包括:作为高频信号的输入端子的高频输入端子210 ;将来自高频输入端子210的输入信号进行放大的第一放大电路230和第二放大电路250 ;以及作为高频信号的输出端子的高频输出端子270，并具有:将高频输入端子210与第一放大电路230的输入端子之间的阻抗进行匹配的输入匹配电路220 ;将第一放大电路230的输出端子与第二放大电路250之间的阻抗进行匹配的段间匹配电路240 ；以及将第二放大电路250的输出端子与高频输出端子270之间的阻抗进行匹配的输出匹配电路260。
[0073]图7是表示构成功率放大器200的功率放大器模块300的安装状态的俯视图，图8是图7的1-1剖视图。
[0074]如图8所示，功率放大器模块300由三个绝缘体层311?313和四个导体层321?324交替层叠而构成，在导体层322上芯片倒装安装有电子元器件100。另外，如图7及图8所示，在功率放大器模块300的绝缘体层311上的多个导体层321上，以连接各导体层321的方式配置有多个无源元件301。
[0075]根据本实施方式4的功率放大器模块300，将凸部BI经高度调整层5调整后的电子元器件100或101进行芯片倒装安装，因此，在与安装基板的导体层322进行连接的情况下，能防止发生连接不良(未连接凸部)，从而能防止功率放大器的制造生产率下降。另外，能防止电子元器件100的半导体电路的特性发生变化。此外，能对电子元器件100或101的机械特性及电气特性进行调整。
[0076]此外，上述实施方式I?实施方式4用于使本发明变得容易理解，并非用于对本发明进行限定性解释。本发明在不脱离其技术思想的情况下可以进行变更/改进，并且本发明还包含其等同方案。
[0077]标号说明
[0078]I 电路基板
[0079]Ia 基板主面
[0080]2、21、22 Au 焊盘
[0081]3、31、32 金属层
[0082]4、41、42 Cu 柱
[0083]5 调整层
[0084]61,62势垒金属层
[0085]71、72 焊料层
[0086]8 保护膜
[0087]100、101带凸部的电子元器件
[0088]110喷墨系统
[0089]200功率放大器
[0090]300功率放大器模块
[0091]B1、B2 凸部
【权利要求】
1.一种带凸部的电子元器件，其特征在于，包括: 电路基板；以及 第一及第二凸部，该第一及第二凸部形成于所述电路基板的主面上，所述第一及第二凸部在与所述主面平行的方向上的截面积互不相同， 所述第一及第二凸部中截面积较小的凸部在所述垂直方向上具有高度调整层。
2.如权利要求1所述的带凸部的电子元器件，其特征在于， 所述高度调整层配置于设置有该调整层的凸部的前端。
3.如权利要求1所述的带凸部的电子元器件，其特征在于， 所述高度调整层配置于设置有该高度调整层的凸部的所述垂直方向的中间。
4.如权利要求1至3的任一项所述的带凸部的电子元器件，其特征在于， 所述高度调整层在与所述主面平行的方向上的截面积、和具有该高度调整层的凸部在垂直方向上的截面积相同。
5.如权利要求1至4的任一项所述的带凸部的电子元器件，其特征在于， 所述高度调整层的电阻率与设置有该高度调整层的凸部的主材料的电阻率不同。
6.如权利要求1至5的任一项所述的带凸部的电子元器件，其特征在于， 所述第一及第二凸部的前端分别具有焊料层， 所述第一及第二凸部中，与所述主面平行的方向上的截面积较大的凸部的焊料层的熔点要高于与所述主面平行的方向上的截面积较小的凸部的焊料层的熔点。
7.一种带凸部的电子元器件，其特征在于，包括: 电路基板；以及 第一及第二凸部，该第一及第二凸部形成于所述电路基板的主面上，所述第一及第二凸部在与所述主面平行的方向上的截面积不同， 所述第一及第二凸部分别具有以距离所述基板主面的高度为基准高度的高度调整层。
8.一种带凸部的电子元器件的制造方法，其特征在于， 包括:将相对于电路基板的主面平行的方向上截面积互不相同的第一及第二凸部形成于所述主面上的工序， 所述形成工序中包含在形成所述第一及第二凸部中截面积较小的凸部时、沿所述垂直方向形成高度调整层的工序。
【文档编号】H01L21/60GK103855118SQ201310647631
【公开日】2014年6月11日 申请日期:2013年12月4日 优先权日:2012年12月5日
【发明者】大部功, 长壁伸也 申请人:株式会社村田制作所