半导体元件及其制造方法与流程

本发明是有关于一种半导体元件及其制造方法。

背景技术：

随着半导体元件的集成化，为了达到高密度以及高效能的目标，在制造半导体元件时，倾向形成向上叠层的结构，以更有效利用晶圆面积。因此，具有高深宽比(high aspect ratio)的半导体结构或开口经常出现在小尺寸元件中。

在制造上述元件时，为了防止接触窗侧壁产生漏电流，通常会在开口(接触窗开口)的侧壁上形成防护层。然而，在形成防护层之后，在形成防护层时所使用的反应气体，会在开口中形成凝结物。一旦开口的底部的凝结物无法完全被移除而残留下来成为凝结缺陷(condensation defect)将会阻挡后续的刻蚀工艺，使得开口底部的防护层无法完全移除，因而导致盲孔或是造成良率下降。因此，在深宽比高的半导体结构中，如何将防护层形成于开口的侧壁上，避免防护层残留在开口的底部的表面上，为当前所需研究的课题。

技术实现要素：

本发明提供一种半导体元件的制造方法，其可有效地将防护层形成于具有高深宽比的半导体结构的开口的侧壁上，避免防护层残留在开口的底部的表面上。

本发明提供一种半导体元件的制造方法。上述半导体元件的制造方法包括以下步骤。提供基底。在上述基底上形成材料层，上述材料层具有开口。在上述基底上以及上述材料层的上述开口的侧壁上形成第一防护材料层。对上述第一防护材料层进行处理，以形成第二防护材料层。上述第二防护材料层的第一表面具有不同于上述第二防护材料层的第二表面的性 质，上述第一表面位于上述第二防护材料层中相对远离上述材料层的一侧。

在本发明的一实施例中，上述第二防护材料层为复合层。上述复合层包括第一层以及第二层。上述第一层位于上述材料层的上述开口的侧壁上，上述第二层位于上述第一层上。上述第一层的厚度相同于上述第二层。

在本发明的一实施例中，上述第二防护材料层为复合层。上述复合层包括第一层以及第二层。上述第一层位于上述材料层的上述开口的侧壁上，上述第二层位于上述第一层上。上述第一层的厚度不同于上述第二层。

在本发明的一实施例中，上述第二防护材料层的材料包括氮化硅、氮氧化硅或其组合。

在本发明的一实施例中，上述第二防护材料层的材料更包括富硅二氧化硅、掺硼二氧化硅、掺磷二氧化硅、碳氧化硅、氢氧化硅、碳氮氧化硅或其组合。

本发明又提供一种半导体元件。上述半导体元件包括：基底；材料层，位于上述基底上，上述材料层具有开口；以及多个防护层，位于上述材料层的上述开口的侧壁上。上述防护层的第一表面具有不同于上述防护层的第二表面的性质，上述第一表面位于上述防护层中相对远离上述材料层的一侧。

在本发明的一实施例中，上述防护层为复合层，且包括：第一层，位于上述材料层的上述开口的侧壁上；以及第二层，位于上述第一层上。上述第二层的疏水性大于上述第一层的疏水性。

在本发明的一实施例中，上述第二层的氧含量大于上述第一层的氧含量。

在本发明的一实施例中，上述第一层包括富硅二氧化硅、掺硼二氧化硅、掺磷二氧化硅、碳氧化硅、氢氧化硅、碳氮氧化硅或其组合；上述第二层包括氮化硅、氮氧化硅或其组合。

在本发明的一实施例中，上述防护层为单层，上述单层的氧含量自上述材料层的上述开口的侧壁起至上述防护层的上述第一表面逐渐递增。

在本发明的一实施例中，上述半导体元件更包括：势垒层，位于上述防护层上以及上述基底上，上述势垒层的材料包括钛、氮化钛、钽、氮化钽、或其组合。

在本发明的一实施例中，上述防护层的材料包括氮化硅、氮氧化硅或其组合。

基于上述，本发明通过对防护材料层进行处理，并使经改质的防护材料层的第一表面(位于防护材料层中相对远离上述材料层的一侧)具有不同于第二表面(内部)的性质，可避免防护层残留在开口的底部，有效地将防护层形成于具有高深宽比的半导体结构的开口的侧壁上，进而防止接触窗侧壁产生漏电流并改善半导体元件的电性表现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1E为依照本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图。

图2A至图2C为依照本发明的另一实施例所绘示的半导体元件的制造方法的剖面示意图。

【符号说明】

10：基底

12：刻蚀停止层

14：材料层

16：第一防护材料层

18：第二防护材料层

18a、20a：第一层

18b、20b：第二层

20、26：防护层

22：势垒层

23：导体插塞

24：第三防护材料层

S1：第一表面

S2：第二表面

T：开口

具体实施方式

图1A至图1E为依照本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图。

请参照图1A，首先提供基底10。基底10可包括半导体材料、绝缘体材料、导体材料或上述材料的任意组合。基底10的材质例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种物质所构成的材质或任何适合用于本发明工艺的物理结构。基底10包括单层结构或多层结构。此外，也可使用绝缘层上硅(silicon on insulator，SOI)基底。基底10例如是硅或硅化锗。

请再参照图1A，接着在基底10上形成刻蚀停止层12。刻蚀停止层12包括氧化物、氮化物、氮氧化物或其组合。刻蚀停止层12可以是单层或是复合层。单层例如是氮化硅层。复合层例如是包括至少一氧化硅层与至少一氮化硅层。刻蚀停止层12的厚度例如是以上。刻蚀停止层12的形成方法例如是热氧化法、化学气相沉积法或其组合。

请再参照图1A，接着在刻蚀停止层12上形成材料层14。材料层14具有开口T。开口T可以是任意长度、宽度、形状的开口。在一实施例中，开口T的最小宽度例如是以上。换言之，开口T具有较大的深宽比。在一实施例中，开口T的深宽比例如是4以上。开口T的剖面可为任意形状，例如是V型、U型、菱形或其组合，但本发明不以此为限。

在一实施例中，材料层14例如是包括单层或多层介电层而成的结构。在另一实施例中，材料层14也可以是位于晶体管上的介电层。材料层14中的介电层的材料可与刻蚀停止层12的材料相同或相异。材料层14中的介电层的材料可以包括氧化物、氮化物、氮氧化物或是介电常数小于4的低介电常数材料。材料层14中的介电层的形成方法例如是热氧化法或化学气相沉积法。

请参照图1B，之后在基底10上以及材料层14的开口T的侧壁上形成第一防护材料层16。第一防护材料层16的材料可与刻蚀停止层12的材料相同或相异。第一防护材料层16的厚度例如是以上，且不会比开口T的最小关键尺寸的一半厚。在一实施例中，第一防护材料层16的形 成方法例如是使二卤硅烷与氨气进行反应，以形成氮化硅。二卤硅烷例如是二氟硅烷、二氯硅烷、二溴硅烷、或其组合。

请参照图1C，继而对第一防护材料层16进行处理，以形成第二防护材料层18。值得注意的是，第二防护材料层18的第一表面S1具有不同于第二防护材料层18的第二表面S2的性质。在一实施例中，上述性质包括疏水性。第一表面S1位于第二防护材料层18中相对远离材料层14的一侧。具体而言，第二防护材料层18的第一表面S1的氧含量大于第二防护材料层18的第二表面S2的氧含量。第二表面S2的第二防护材料层18的材料包括氮化硅、氮氧化硅或其组合。在一实施例中，第一表面S1的第二防护材料层18的材料除了上述的氮化硅、氮氧化硅或其组合之外，亦包括富硅二氧化硅、掺硼二氧化硅、掺磷二氧化硅、碳氧化硅、氢氧化硅、碳氮氧化硅或其组合。

第二防护材料层18可以是单层或是复合层。在一实施例中，第二防护材料层18为复合层，其包括第一层18a以及第二层18b，但本发明并不限于此，复合层也可以是超过两层以上的结构。第一层18a位于材料层14的开口T的侧壁上，且第二层18b位于第一层18a上。另外需提到的是，第二层18b的疏水性大于第一层18a的疏水性。具体而言，第二层18b的氧含量大于第一层18a的氧含量。在第二防护材料层18中，第一层18a的厚度例如可相同或不同于第二层18b。第二层18b的厚度例如可相同或不同于第一防护材料层16。

上述处理例如可包括疏水化处理，上述疏水化处理例如可包括等离子体辅助处理。上述等离子体辅助处理中使用的气体例如是氧气，或者是氧气与氮气、氢气等其他气体的组合。通过通入氧气来进行等离子体辅助处理，可避免于开口T的底部产生凝结缺陷，进而改善位于开口T的底部的防护材料层的移除效果。上述等离子体辅助处理的温度例如是-10℃至1000℃。具体而言，上述等离子体辅助处理可以是远程等离子体(Remote Plasma)处理或者是直接等离子体(Direct Plasma)处理。在远程等离子体处理中，进行处理时的压力例如是100mT至800mT，所通入的气体流量例如是50sccm至1000sccm，处理的温度例如是50℃至300℃。通过上述处理，可减少或避免于开口T的底部产生凝结缺陷，进而改善位于开口 T的底部的防护材料层的移除效果。在直接等离子体处理中，进行处理时的压力例如是50mT至400mT，所通入的气体流量例如是50sccm至1000sccm，处理的温度例如是-10℃至70℃。除了等离子体辅助处理之外，疏水化处理亦可通过热氧化的方式进行。然而，上述处理当然不限于上述方式，只要是能够使材料的表面产生疏水性的方式皆可用于本发明中。

请参照图1D，然后进行刻蚀工艺，以移除位于开口T底部以及材料层14的顶部上的第二防护材料层18，以在开口T的侧壁上形成防护层20。防护层20包括第一层20a以及第二层20b。第一层20a位于材料层14的开口T的侧壁上，而第二层20b位于第一层20a上。防护层20中的疏水性(氧含量)变化以及材料皆与第二防护材料层18相同。第二层20b的厚度例如可等于或小于第二防护材料层18的厚度。防护层20的形成方法例如是干式刻蚀法。干式刻蚀法可以是溅射刻蚀、反应性离子刻蚀等。值得注意的是，在本实施例中，由于开口T的底部没有残留防护层20(亦即基底10被裸露)，因此能够有效防止所得的半导体元件的接触窗侧壁产生漏电流并改善半导体元件的电性表现。

请参照图1E，在进行上述刻蚀工艺之后，在防护层20上以及基底10上形成势垒层22。势垒层22的材料与防护层20的材料不同。势垒层22的材料例如是包括钛、氮化钛、钽、氮化钽、或其组合。势垒层22的形成方法例如是化学气相沉积法、物理气相沉积法或原子层沉积法。

请再参照图1E，之后在势垒层22上形成导体插塞23。导体插塞23填满开口T。导体插塞23的材料例如是包括钨、铜、铝铜合金、或其组合。导体插塞23的形成方法例如是化学气相沉积法。

在本发明的半导体元件的制造方法中，第二防护材料层18的第一表面S1具有较高的疏水性，因此可以减少或避免制造过程中产生的凝结缺陷附着在位于开口T的底部的第二防护材料层18上，进而改善第二防护材料层18的移除效果。根据本发明的半导体元件的制造方法，可在开口T的底部裸露出基底10的表面，将防护层20形成于材料层14的开口T的侧壁上，进而防止接触窗侧壁产生漏电流并改善半导体元件的电性表现。此外，本发明的半导体元件的制造方法的效果在关键尺寸(Critical Dimension)愈小的半导体结构中会愈显着，其原因在于附着在关键尺寸 (Critical Dimension)愈小的半导体结构中的凝结缺陷愈不易移除，但通过本发明的半导体元件的制造方法则可有效避免或减少凝结物的产生，避免第二防护材料层18残留在开口T的底部，因此可大幅提高半导体元件的制造良率。具体而言，在原本的工艺中，当接触窗的关键尺寸由63nm缩小至59nm时，半导体元件的良率损失会增加至41.4％，但通过使用本发明的半导体元件的制造方法，则可将半导体元件的良率损失降低至约1.7％。换言之，本发明的半导体元件的制造方法能够以高良率制造关键尺寸更小的接触窗。

虽然上述实施例中例示了由复合层(第一层20a以及第二层20b)构成防护层20的情况，但本发明的半导体元件的制造方法并不限于此，以下将会再列举另一实施例以说明这一点。另外，在以下的说明中将会省略类似于上述实施例的流程以及构件的说明。

图2A至图2C为依照本发明的另一实施例所绘示的半导体元件的制造方法的剖面示意图。

请同时参照图1A、图1B以及图2A，类似于上述实施例的方法，在本发明的另一实施例的半导体元件的制造方法中，对第一防护材料层16进行处理而形成的第三防护材料层24的第一表面S1也具有不同于第三防护材料层24的第二表面S2的性质。在一实施例中，上述性质包括疏水性。第一表面S1位于第三防护材料层24中相对远离材料层14的一侧。然而，与上述实施例的方法不同的是，本实施例的第三防护材料层24中并没有形成疏水性不同的复合层结构，而是形成疏水性是自材料层14的开口T的侧壁起至第三防护材料层24的第一表面S1逐渐递增的结构。具体而言，第三防护材料层24的氧含量自材料层14的开口T的侧壁起至第三防护材料层24的第一表面S1逐渐递增。第三防护材料层24的材料如同上文中说明第二防护材料层18的部分所述，故于此不再赘述。第三防护材料层24的厚度如同上文中说明第一防护材料层16的部分所述，故于此不再赘述。第三防护材料层24的形成方法如同上文中说明第二防护材料层18的部分所述，故于此不再赘述。

请参照图2B，然后进行刻蚀工艺，以移除位于开口T底部以及材料层14的顶部上的第三防护材料层24并形成防护层26。防护层26中的疏 水性(氧含量)变化以及材料皆与第三防护材料层24相同。防护层26的厚度例如是等于或小于第三防护材料层24的厚度。防护层26的形成方法如同上文中说明防护层20的部分所述，故于此不再赘述。

请参照图2C，在进行上述刻蚀工艺之后，在防护层26上以及基底10上形成势垒层22，之后在势垒层22上形成导体插塞23。导体插塞23填满开口T。势垒层22以及导体插塞23的材料、厚度以及形成方法如同上文中说明势垒层22以及导体插塞23的部分所述，故于此不再赘述。

以下将针对本发明的半导体元件的结构进行说明。

请参照图1E与图2C，本发明的半导体元件包括基底10、刻蚀停止层12、材料层14、防护层20、势垒层22以及导体插塞23。基底10、材料层14、势垒层22以及导体插塞23的材料、厚度以及形成方法如同上文中说明基底10、材料层14、势垒层22以及导体插塞23的部分所述，故于此不再赘述。

防护层20位于材料层14的开口T的侧壁上。值得注意的是，防护层20的材料不同于势垒层22。而且防护层20的第一表面S1具有不同于防护层20的第二表面S2(内部)的性质。在一实施例中，上述性质包括疏水性。防护层20可以是复合层或是单层。

请参照图1E，在一实施例中，防护层20是复合层，包括第一层20a以及第二层20b。第一层20a位于材料层14的开口T的侧壁上，且第二层20b位于第一层20a上。另外需提到的是，第二层20b的疏水性大于第一层20a的疏水性。具体而言，第二层20b的氧含量大于第一层20a的氧含量。第二层20b以及第一层20a的氧含量范围如同上文中说明第二层18b以及第一层18a的部分所述，故于此不再赘述。防护层20的材料、厚度以及形成方法如同上文中说明防护层20的部分所述，故于此不再赘述。

请参照图2C，在另一实施例中，防护层26为单层，其疏水性自材料层14的开口T的侧壁起至防护层26的第一表面S1逐渐递增。具体而言，防护层26的氧含量自材料层14的开口T的侧壁起至防护层26的第一表面S1逐渐递增。防护层26中的疏水性(氧含量)变化、材料、厚度以及形成方法如同上文中说明防护层20的部分所述，故于此不再赘述。

综上所述，本发明通过对用于形成防护层的防护材料层进行处理，并 使经改质的防护材料层的表面(位于防护材料层中相对远离上述材料层的一侧)具有不同于内部的性质，因而可在开口的底部裸露出基底的表面，将防护层形成于材料层的开口的侧壁上，进而防止接触窗侧壁产生漏电流并改善半导体元件的电性表现。另外，在本发明的半导体元件的制造方法中，经改质的防护材料层的表面具有较高的疏水性，因此可以减少或避免制造过程中产生的凝结缺陷附着在位于开口的底部的防护材料层上，进而避免第二防护材料层残留在开口的底部。此外，本发明的半导体元件的制造方法的效果在关键尺寸愈小的半导体结构中会愈显着。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。