半导体测试结构及其形成方法与流程

技术特征：

1.一种半导体测试结构，其特征在于，包括：

半导体衬底，半导体衬底包括一个或多个测试区；

鳍部，位于测试区的半导体衬底上；

当所述测试区为多个时，相邻测试区的鳍部电学隔离；

测试单元，分别位于测试区的半导体衬底上；

所述测试单元包括：

第一栅极结构，横跨所述鳍部、覆盖鳍部的部分侧壁表面和部分顶部表面；

外延层，位于所述第一栅极结构两侧的鳍部顶部表面和侧壁表面；

导电插塞，横跨所述鳍部、且位于所述第一栅极结构两侧外延层的顶部表面和侧壁表面。

2.根据权利要求1所述的半导体测试结构，其特征在于，所述第一栅极结构包括：第一栅介质层和位于所述第一栅介质层上的第一栅电极层，所述第一栅介质层横跨鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面。

3.根据权利要求2所述的半导体测试结构，其特征在于，所述第一栅介质层的材料为氧化硅；所述第一栅电极层的材料为多晶硅。

4.根据权利要求1所述的半导体测试结构，其特征在于，所述半导体衬底还包括多个隔离区，所述测试区位于相邻的隔离区之间；所述半导体测试结构还包括：隔离层，分别位于隔离区的半导体衬底上，所述隔离层覆盖鳍部在垂直于鳍部延伸方向且平行于半导体衬底表面方向上的侧壁。

5.根据权利要求4所述的半导体测试结构，其特征在于，还包括：第二栅极结构，位于所述隔离层上且分别覆盖隔离层两侧的部分鳍部；所述外延层位于第一栅极结构和第二栅极结构之间。

6.根据权利要求5所述的半导体测试结构，其特征在于，所述第二栅极结构包括：第二栅介质层和位于所述第二栅介质层上的第二栅电极层，所述第二栅介质层位于所述隔离层上且分别横跨隔离层两侧的部分鳍部。

7.根据权利要求1所述的半导体测试结构，其特征在于，所述测试单元的数量为50个～10000个。

8.根据权利要求1所述的半导体测试结构，其特征在于，所述导电插塞包括位于所述第一栅极结构一侧的第一导电插塞和位于所述第一栅极结构另一侧的第二导电插塞；当所述测试区为多个时，多个测试单元串联连接，一个测试单元中的第一导电插塞和相邻测试单元中的第二导电插塞电学连接。

9.根据权利要求8所述的半导体测试结构，其特征在于，还包括：第一连接键，位于第一导电插塞上且与第一导电插塞连接；第二连接键，位于第二导电插塞上且与第二导电插塞连接。

10.根据权利要求9所述的半导体测试结构，其特征在于，当所述测试区为多个时，一个测试单元中的第一导电插塞和相邻测试单元中的第二导电插塞相邻。

11.根据权利要求10所述的半导体测试结构，其特征在于，当所述测试单元为一个时，一个测试单元构成测试单元组；当所述测试单元为多个时，多个测试单元构成测试单元组；所述半导体测试结构还包括：第一金属层，分别位于所述测试单元组两端的第一连接键和第二连接键上。

12.根据权利要求10所述的半导体测试结构，其特征在于，所述测试区为多个；

所述半导体测试结构还包括：第二金属层，位于相邻的第一连接键和第二连接键上，且所述第二金属层和相邻的第一连接键和第二连接键连接，所述相邻的第一连接键和第二连接键分别位于相邻的测试单元中。

13.根据权利要求1所述的半导体测试结构，其特征在于，还包括：隔离结构，位于半导体衬底上，所述隔离结构覆盖鳍部在平行于鳍部延伸方向上的部分侧壁；所述第一栅极结构还位于隔离结构上；所述导电插塞还位于隔离结构上。

14.根据权利要求1所述的半导体测试结构，其特征在于，所述半导体衬底还包括一个或多个器件区，所述器件区的半导体衬底上分别具有器件鳍部；

当所述器件区为多个时，相邻的器件区鳍部电学隔离。

15.根据权利要求14所述的半导体测试结构，其特征在于，还包括：器件栅极结构，横跨器件鳍部、覆盖器件鳍部的部分侧壁表面和部分顶部表面；源漏掺杂层，位于器件栅极结构两侧的器件鳍部顶部表面和侧壁表面；器件导电插塞，横跨所述器件鳍部、且位于所述器件栅极结构两侧源漏掺杂层的顶部表面和侧壁表面；所述器件区的半导体衬底、器件鳍部、器件栅极结构、源漏掺杂层和器件导电插塞构成鳍式场效应晶体管。

16.一种半导体测试结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括一个或多个测试区，测试区的半导体衬底上分别具有鳍部；

当所述测试区为多个时，相邻测试区的鳍部电学隔离；

形成测试单元，所述测试单元分别位于测试区的半导体衬底上；

形成所述测试单元的方法包括：

形成横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖鳍部的部分侧壁表面和部分顶部表面；

在所述第一栅极结构两侧的鳍部顶部表面和侧壁表面形成外延层；

形成导电插塞，所述导电插塞横跨所述鳍部、且位于所述第一栅极结构两侧外延层的顶部表面和侧壁表面。

17.根据权利要求16所述的半导体测试结构的形成方法，其特征在于，所述半导体衬底还包括多个隔离区，所述测试区位于相邻的隔离区之间；隔离区的半导体衬底上具有隔离层，所述隔离层覆盖鳍部在垂直于鳍部延伸方向且平行于半导体衬底表面方向上的侧壁。

18.根据权利要求17所述的半导体测试结构的形成方法，其特征在于，还包括：

在隔离层上、以及隔离层两侧的部分鳍部上形成第二栅极结构；在所述第一栅极结构和第二栅极结构之间的鳍部顶部表面和侧壁表面形成所述外延层。

19.根据权利要求16所述的半导体测试结构的形成方法，其特征在于，还包括：

形成所述外延层后，在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层覆盖第一栅极结构的侧壁；在所述层间介质层中形成开口，所述开口暴露出外延层的顶部表面和侧壁表面；在所述开口中形成所述导电插塞。

20.根据权利要求16所述的半导体测试结构的形成方法，其特征在于，所述半导体衬底还包括一个或多个器件区，所述器件区的半导体衬底上分别具有器件鳍部；当所述器件区为多个时，相邻的器件区鳍部电学隔离；

所述半导体测试结构的形成方法还包括：形成所述第一栅极结构的同时，形成横跨器件鳍部的器件栅极结构，器件栅极结构覆盖器件鳍部的部分侧壁表面和部分顶部表面；在所述外延层的同时，在所述器件栅极结构两侧的器件鳍部顶部表面和侧壁表面形成源漏掺杂层；形成所述导电插塞的同时，形成器件导电插塞，所述器件导电插塞横跨器件鳍部、且位于所述器件栅极结构两侧源漏掺杂层的顶部表面和侧壁表面。