半导体器件的制作方法

本实用新型涉及半导体器件。

背景技术：

现有半导体装置有日本特许第3516592号公报(专利文献1)中记载的半导体装置。上述现有半导体装置具有半导体芯片的侧表面由树脂覆盖的构造。

专利文献1：日本特许第3516592号说明书

然而，在上述现有半导体装置中，一方面，半导体芯片的侧表面与树脂的热膨胀系数差较大，并且半导体芯片的侧表面与树脂的接触面积较小，因此出现了树脂会从半导体芯片的侧表面剥离或脱落这样的问题。另一方面，若设定为不用树脂覆盖半导体芯片的侧表面的构造，则存在在利用焊料将半导体装置安装于安装基板时，该焊料的一部分附着于半导体芯片的侧表面而在电极间、电极与元件之间产生短路的问题。

技术实现要素：

本实用新型鉴于这样的情况而产生，目的在于提供端子电极间以及端子电极与元件之间的短路较少的半导体器件。

根据本实用新型的一个方式，提供一种半导体器件，具备：基板，其具有第一主面、第二主面以及侧表面；元件区域，在基板上设置于第一主面侧，形成有半导体元件，；以及布线层，其设置于第一主面上，包括与半导体元件形成电连接的多个端子电极，基板具有多个周缘区域，该多个周缘区域在对第一主面的俯视观察下，形成于基板的周缘，在对第一主面俯视观察下，多个端子电极分别与多个周缘区域各自相邻，在对第一主面俯视观察下，多个端子电极和元件区域位于比多个周缘区域靠内侧的位置，多个周缘区域相互绝缘，元件区域和多个端子电极与多个周缘区域绝缘。并且，所述基板具有绝缘部，所述绝缘部被设置为，在所述多个周缘区域彼此之间以及所述多个周边区域各自与所述元件区域之间，从所述第一主面贯通至所述第二主面，所述绝缘部使所述多个周缘区域相互绝缘，使所述多个周缘区域与所述元件区域绝缘。

根据本实用新型，能够提供端子电极间以及端子电极与元件之间的短路较少的半导体器件。

附图说明

图1是从正面侧观察半导体器件100的立体图。

图2是从背面侧观察半导体器件100的立体图。

图3是从正面观察第一实施方式的半导体器件100的俯视图。

图4是从背面观察第一实施方式的半导体器件100的俯视图。

图5是图3中的半导体器件100的AA′剖视图。

图6是半导体元件的一例即ESD保护元件的电路图。

图7是从背面观察第二实施方式的半导体器件100的俯视图。

图8是从背面观察第三实施方式的半导体器件100的俯视图。

图9A是说明半导体器件100的制造流程的示意图。

图9B是说明半导体器件100的制造流程的示意图。

图9C是说明半导体器件100的制造流程的示意图。

图9D是说明半导体器件100的制造流程的示意图。

图9E是说明半导体器件100的制造流程的示意图。

图9F是说明半导体器件100的制造流程的示意图。

图9G是说明半导体器件100的制造流程的示意图。

图9H是说明半导体器件100的制造流程的示意图。

具体实施方式

以下，参照附图，说明本实用新型的实施方式。

(1.第一实施方式)

图1～5是示意性地示出本实用新型的第一实施方式的半导体器件 100的结构的图。具体而言，图1是从正面侧观察半导体器件100的立体图。图2是从背面侧观察半导体器件100的立体图。图3是从正面观察半导体器件100的俯视图。另外，图4是从背面观察半导体器件100 的俯视图。另外，图5是图3中的半导体器件100的AA′剖视图。以下，参照各图，说明本实用新型的第一实施方式的半导体器件100。此外，在图1～图5中，提取对半导体器件100的构造中的至少部分特征进行说明所需的结构予以记载，但这并不妨碍半导体器件100具备未图示的结构。

半导体器件100具备：基板10，其供元件形成；和布线层90，其将该元件与半导体器件100的外部电连接。在本实施方式中，半导体器件 100是以极性反向的方式连接两个稳压二极管的ESD保护元件的芯片。

基板10由硅(Si)、砷化镓(GaAs)等半导体材料构成。在本实施方式中，基板10例如是以1×10^-19/cm³左右的浓度掺杂有n型杂质的硅基板。在从端子电极80A、80B观察基板10的俯视观察(以下，亦简称为“俯视观察”)下，基板10呈矩形形状，在长边方向上，具有边10-1 以及与之对置的边10-2，并且在短边方向上，具有边10-3以及与之对置的边10-4(例如，参见图4)。

基板10在其正面侧，具有杂质浓度比背面侧的杂质浓度大的n阱区域12。n阱区域12具有1×10-¹⁷/cm³左右的杂质浓度。并且，基板10 在n阱区域12，具有以1×10¹⁹/cm³左右的浓度掺杂有p型杂质的p+区域16A、16B。在本实施方式中，在n阱区域12与p+区域16A、16B之间，分别形成有pn结，从而形成稳压二极管(半导体元件的一例)。进而，形成ESD保护元件(是半导体元件的一例，该ESD保护元件的电路图参见图6)，该ESD保护元件以极性反向的方式连接由n阱区域12 和p+区域16A形成的稳压二极管与由n阱区域12和p+区域16B形成的稳压二极管。

基板10在其周缘具有周缘区域30A、30B(此外，将周缘区域30A 等亦统称为“周缘区域30”)。周缘区域30A、30B是基板10的周缘中分别与端子电极80A、80B相邻的区域(此外，将端子电极80A等亦统称为“端子电极80”)。周缘区域30A、30B未必需要包括基板10的整周地设置，也可以利用基板10的周缘的局部区域作为周缘区域(例如，参照图7)。

另外，基板10具有供半导体元件形成的元件区域40，该元件区域 40位于周缘区域30A、30B的内侧。元件区域40是在周缘区域30A、 30B的内侧，至少包括供稳压二极管、压敏电阻、ESD保护元件等半导体元件形成的区域的区域。另外，元件区域40也可以是供n阱区域12 设置的区域。此外，元件区域40也可以设置为在俯视观察下其局部与端子电极80A、80B重叠。

另外，基板10具有绝缘部20，该绝缘部20对周缘区域30A和周缘区域30B彼此之间以及周缘区域30A与元件区域40之间、周缘区域30B 与元件区域40之间进行绝缘。具体而言，绝缘部20是从基板10的正面10A(第一主面的一例)贯通至背面10B(第二主面的一例)而设置的槽状部件。绝缘部20具有：绝缘层22，其设置于在基板10设置的槽的内壁；和填充层24，其在绝缘层22的进一步靠内侧部分填充于该槽。绝缘层22例如是氧化硅，并且填充层24例如是非掺杂多晶硅。

绝缘部20在基板10的周缘中至少端子电极80A、80B与图3和图 4中的基板10的边10-1～4(或者图1和图2中的基板10的各侧表面) 相邻的区域，具有沿基板10的相应边设置的部分。在本实施方式中，绝缘部20设置于基板10的周缘的内侧的整周，具有分别沿基板10的边10-1～4设置的部分20-1～4。由此，周缘区域30A、30B与元件区域 40绝缘。

另外，绝缘部20还具有从其沿基板10的相应边设置的部分到基板 10的相应边、与基板10的相应边大致垂直地设置的部分。在本实施方式中，绝缘部20在基板10的边10-1、10-2中与端子电极80A和端子电极80B之间的区域相对应的位置具有部分20-5、20-6，该部分20-5、 20-6分别从10-1、10-2设置到部分20-1、20-2。由此，周缘区域30A 和周缘区域30B相互绝缘。由此，在将半导体器件100安装于布线基板等时，即使在将该布线基板与端子电极80A接合的焊料蔓延到周缘区域 30A的侧表面的情况下，与周缘区域30A、30B分别相邻的端子电极80A、 80B也相互绝缘。此外，周缘区域30A、30B都处于电浮动(Electrically Floating)状态。

布线层90构成为，将构成作为元件的一例的稳压二极管的p+区域 16A与半导体器件100的外部电连接。布线层90具有布线电极54A、 54B、68A、68B、端子电极80A、80B、绝缘层50、60、64以及保护层 70。

布线电极54A、54B是分别与p+区域16A、16B连接的布线。具体而言，在绝缘层50，在p+区域16A、16B所在的部分设置有导通孔，布线电极54A、54B在该导通孔与p+区域16A、16B接触，并且在绝缘层50之上，沿朝向基板10的周缘的方向延伸。布线电极54A、54B例如由铝形成。另外，绝缘层50例如由氧化硅形成。

布线电极68A、68B是分别与布线电极54A、54B连接的布线。具体而言，在绝缘层60、64，在与布线电极54A、54B沿朝向基板10的周缘的方向延伸的区域相对应的部分，设置有导通孔，布线电极68A、 68B在该导通孔与布线电极54A、54B接触，并且在绝缘层64之上，沿朝向基板10的周缘的方向延伸。布线电极68A、68B例如由铜形成。另外，绝缘层60例如由氮化硅形成，绝缘层64例如由环氧树脂等树脂形成。

端子电极80A、80B分别与布线电极68A、68B连接，具有作为与半导体器件100的外部连接的端子的功能。端子电极80A、80B在布线电极68A、68B中沿朝向基板10的周缘的方向延伸的区域，设置于布线电极68A、68B上。端子电极80A、80B分别具有由金属层82A、82B 与金属层84A、84B层叠而成的层叠构造。金属层82A、82B例如由镍形成，另外，金属层84A、84B例如由金(Au)形成。此外，端子电极 80A、80B也可以经由导通孔与p+区域16A、16B直接连接。在该情况下，形成于该导通孔的金属具有作为布线电极的功能。

布线层90具有保护层70，该保护层70被设置为覆盖布线电极68A、 68B以及端子电极80A、80B。在保护层70，在与金属层84A、84B对应的位置设置有开口，金属层84A、84B的表面暴露。保护层70例如由环氧树脂等树脂形成。

(2.第二实施方式)

在第二实施方式及其之后的内容中，省略对与第一实施方式共用的事项的说明，仅说明不同点。特别是，由相同结构产生的相同的作用效果不在每个实施方式逐一阐述。

图7是从背面观察第二实施方式的半导体器件100的俯视图。本实施方式中的绝缘部20由两个绝缘部20A、20B构成。绝缘部20A在俯视观察下，设置于基板10中的设置有端子电极80A的区域，另外，绝缘部20B设置于基板10中的设置有端子电极80A的区域。绝缘部20A、 20B具有相同的结构，因此，以下，基于绝缘部20A的结构，说明绝缘部20A、20B的结构。

绝缘部20A在端子电极80A的边80A-1～80A-4中的与基板10的边 10-1～10-4相邻的3条边即边80A-1～80A-3和基板10的与边 80A-1～80A-3相邻的边10-1～10-3之间，分别具有部分20A-1～20A-3。部分20A-1～20A-3分别沿沿着边80A-1～80A-3(或者边10-1～10-3)的方向设置。

部分20A-1、20A-3的一端分别与部分20A-2相连，部分20A-1、20A-3 从部分20A-2的一端或者另一端与之连续，沿与部分20A-2延伸的方向大致垂直的方向延伸设置。另外，在部分20A-1、20A-3的另一端分别连接有部分20A-5、20A-6，部分20A-5、20A-6分别从部分20A-1、20A-3 的另一端到边10-1、10-2，沿与部分20A-1、20A-3延伸的方向大致垂直的方向延伸设置。

另外，绝缘部20还具有从其沿着基板10的相应边设置的部分到基板10的相应边地设置的部分。在本实施方式中，绝缘部20在基板10 的边10-1、10-2中的与端子电极80A和端子电极80B之间的区域相对应的位置，具有部分20-5、20-6，部分20-5、20-6分别从边10-1、10-2 设置到部分20-1、20-2。由此，周缘区域30A、30B相互绝缘。

在本实施方式中，由绝缘部20A和基板10的边10-1～10-3围起的区域构成周缘区域30A。另外，由绝缘部20B和基板10的边10-1、10-2、 10-4围起的区域构成周缘区域30B。另外，在第一实施方式中，周缘区域30A、30B隔着绝缘部20的部分20-5、20-6连续地设置，而在本实施方式中，周缘区域30A、30B隔着一定间隙设置。

(3.第三实施方式)

图8是从背面观察第三实施方式的半导体器件100的俯视图。在本实施方式中，在具有矩形形状的基板10的四角分别设置有端子电极 80A～80D。

绝缘部20在基板10的周缘中的至少端子电极80A～80D各自与基板 10的边10-1～10-4相邻的区域，具有沿着基板10的相应边设置的部分。在本实施方式中，绝缘部20设置于基板10的周缘的内侧的整周，具有分别沿着基板10的边10-1～10-4设置的部分20-1～20-4。由此，周缘区域30A～30D与元件区域40绝缘。

此外，绝缘部20未必需要设置于基板10的周缘的内侧的整周。例如也可以如第二实施方式(图7)所示，绝缘部20分别设置于各端子电极80A～80D。在该情况下，例如以端子电极80A～80D中的端子电极80A 为例，绝缘部20设置于构成端子电极80A的边80A-1～80A-4中的与基板10的边10-1～10-4相邻的边80A-1、80A-3同基板10的与边80A-1、 80A-3相邻的边即边10-1、10-3之间。

另外，半导体器件100在多个端子电极80中有不与任何元件电连接的端子电极的情况下，可以构成为，针对该未连接的端子电极80和与之相邻的其它端子电极80这两者，设置一个周缘区域30。

(4.制造流程)

参照图9，以第一实施方式(图1～图5)的半导体器件100为例，说明半导体器件100的制造流程。此外，在图9中，为了便于说明，着眼于一个半导体器件100，说明其制造流程，但实际上，是通过相同的工序在基板10同时形成多个半导体器件100。

如图9A所示，首先，准备掺杂有n型杂质的硅基板作为基板10。进而，从基板10的正面10A通过离子注入等掺杂磷、砷等n型杂质，形成n阱区域12。

接下来，如图9B所示，在基板10中供形成绝缘部20(参见图1～图5)的区域，通过等离子蚀刻(Plasma Etching)等形成沟槽18。沟槽 18例如形成为具有宽度为2μm、深度为100μm左右的纵横比。

接下来，如图9C所示，对基板10的正面10A和沟槽18的内壁进行热氧化，形成绝缘层22。进而，在基板10的正面10A和沟槽18的内部，堆积无掺杂多晶硅，填充沟槽18。继而，将堆积于基板10的正面10A的多晶硅例如通过蚀刻去除，仅在沟槽18的内部填充多晶硅。然后，从基板10的正面10A通过离子注入等掺杂硼等p型杂质，形成 p+区域16A、16B。

接下来，如图9D所示，在基板10的正面10A堆积氧化硅，在所堆积的氧化硅和绝缘层22中p+区域16A、16B所在的部分通过蚀刻形成导通孔52。由此，使p+区域16A、16B的局部暴露地形成绝缘层50。

接下来，如图9E所示，在绝缘层50和p+区域16A、16B形成了暴露的部分，堆积铝，并使铝具有规定图案地对铝进行蚀刻，而形成布线电极54A、54B。进而，在布线电极54A、54B以及绝缘层50上堆积氮化硅，使布线电极54A、54B的局部暴露地对氮化硅进行蚀刻，形成绝缘层60。另外，同样地，在布线电极54A、54B以及绝缘层60上涂敷环氧树脂，使布线电极54A、54B的局部暴露地对该环氧树脂进行固化和去除，形成绝缘层64。这样，使布线电极54A、54B的局部暴露地形成导通孔66。

接下来，如图9F所示，在绝缘层64以及布线电极54A、54B形成了暴露的部分，堆积铜，以使铜具有规定图案地对铜进行蚀刻，形成布线电极68A、68B。进而，在布线电极68A、68B以及绝缘层64上形成抗蚀图案，而在布线电极68A、68B中供形成端子电极80A、80B的区域具有开口。由此，在布线电极68A、68B，仅供形成端子电极80A、 80B的区域暴露。继而，在该端子电极80A、80B形成了暴露的区域，通过镀敷堆积镍，形成金属层82A、84B，进而在金属层82A、84B上，通过镀敷，堆积金(Au)，形成金属层84A、84B。

接下来，如图9G所示，在半导体器件100的靠正面10A侧的整个面，涂敷环氧树脂，使金属层84A、和84B的局部暴露地对该环氧树脂进行固化和去除，形成保护层70。

接下来，如图9H所示，通过研磨等缓缓地切削基板10的背面10B，使绝缘部20暴露。由此，从基板10的正面10A贯通至背面10B地形成绝缘部20。此外，为了便于说明，着眼于一个半导体器件100，说明了其制造流程，但实际上，是通过图9所示的流程在基板10上同时制造多个半导体器件100。而且，在相邻的半导体器件100的边界，切割基板10和布线层90，分离为单个的半导体器件100。通过以上工序，能够得到半导体器件100。

以上，说明了本实用新型的例示性的实施方式。本实用新型的一个方式的半导体器件100具备：基板10，其具有正面10A和背面10B；稳压二极管等半导体元件，其在基板10设置于正面10A侧；以及多个端子电极80，它们设置于该半导体元件的上方，与该半导体元件电连接。基板10具有：多个周缘区域30，在从多个端子电极80观察基板10的俯视观察下，该多个周缘区域30在基板10的周缘中的与多个端子电极 80分别相邻的区域；和元件区域40，其设置有该半导体元件，在从多个端子电极80观察基板10的俯视观察下，元件区域40位于比多个周缘区域30靠内侧的位置。多个周缘区域30相互绝缘，元件区域40与多个周缘区域30绝缘。由此，在将半导体器件100安装于布线基板等时，即使在将该布线基板与端子电极80接合的焊料蔓延到基板10的侧表面的情况下，也能够防止该端子电极80与其它端子电极80之间以及该端子电极80与设置于元件区域40的半导体元件之间短路。

另外，基板10也可以具有绝缘部20，该绝缘部20被设置为，在多个周缘区域30彼此之间以及多个周缘区域30各自与元件区域40之间，从正面10A贯通至背面10B。绝缘部20可以使多个周缘区域30相互绝缘，使多个周缘区域30与元件区域40绝缘。由此，能够使多个周缘区域30相互绝缘，使多个周缘区域30与元件区域40适当绝缘。另外，能够容易地制作使多个周缘区域30彼此绝缘、使多个周缘区域30与元件区域40绝缘的结构。

在各实施方式中，在俯视观察下，端子电极80A、80B具有矩形形状，但端子电极80A、80B的形状并不局限于此。端子电极80A、80B 能够设定为，在俯视观察下为圆形状、椭圆形状、三角形、多边形、L 形等任意形状。另外，在各实施方式中，沿基板10的各边10-1～10-4形成的端子电极80的数量并不局限于图示的数量。例如，能够沿着基板 10的各边10-1～10-4，形成任意数量的端子电极80。另外，半导体器件 100可以在不与周缘区域30相邻的区域，进一步具有与端子电极80相独立的其它端子电极。

此外，以上说明的各实施方式用于方便理解本实施方式，并非用于限定解释本实施方式的内容。本实施方式能够在不脱离其主旨的范围内进行变更/改进，并且本实施方式中亦包含其等价物。即，本领域技术人员对各实施方式适当地施加了设计变更所得的方案只要具备本实施方式的特征，也包含于本实施方式的范围中。例如，各实施方式所具备的各要素及其配置、材料、条件、形状、尺寸等并不局限于例示的内容，也能够适当地进行变更。另外，各实施方式为例示，当然能够对不同实施方式中示出的结构进行局部置换或者组合，只要包含本实施方式的特征，它们也包含于本实施方式的范围之中。

附图标记说明

10…基板；12…n阱区域；16A、16B…p+区域；18…沟槽；20…绝缘部；30…周缘区域；40…元件区域；50…绝缘层；52…导通孔；54A、 54B…布线电极；60…绝缘层；64…绝缘层；68A、68B…布线电极；70…保护层；80…端子电极；90…布线层；100…半导体器件。