半导体封装件及其制造方法与流程

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有凹部的半导体封装件及其制造方法。

背景技术：

在半导体模组制程中因为元件的需求会有不同封装胶体高度与位置的设计。为了满足此需求，一般来说，会于模具上设计一对应形状的模穴来形成封装胶体设计。然而，以模具设计来达成需求的方式具有成本高、需配合修模、耗时等缺点。

技术实现要素：

本发明有关于一种半导体封装件及其制造方法，可采用模具以外的方式，满足因元件的需求而产生的不同封装胶体高度与位置的设计。

根据本发明，提出一种半导体封装件。半导体封装件包括基板、阻挡层及框体。基板具有一上表面且包括至少一接垫。阻挡层形成于芯片接垫上。框体形成于基板的上表面的边缘区，框体具有一凹部，凹部露出阻挡层。

根据本发明，提出一种半导体封装件的制造方法，包括：提供一基板，该基板具有一上表面且包括至少一接垫，该接垫上形成有一阻挡层；形成一遮盖层覆盖该阻挡层；形成一框体材料包覆该遮盖层及该接垫；以及移除一部分的框体材料與一部分该遮盖层，以露出该阻挡层。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

附图说明

图1a绘示了依照本发明一实施例的半导体封装件的剖视图。

图1b绘示了图1a的半导体封装件的俯视图。

图2至4绘示了依照本发明其它实施例的凹部的俯视图。

图5a绘示了依照本发明另一实施例的半导体封装件的剖视图。

图5b绘示了图5a的俯视图。

图6绘示了依照本发明另一实施例的半导体封装件的剖视图。

图7a至7g绘示了图1a的半导体封装件的制造过程图。

图8绘示了依照本发明另一实施例的遮盖层的剖视图。

图9a至9e绘示了图6的半导体封装件的制造过程图。

主要元件符号说明

100、200、300：半导体封装件

110：基板

111：芯片接垫

112：元件接垫

112a、140a：凹口

112u、113u、150u、160u、360u：上表面

113：保护层

113a：开孔

120：芯片

121：电性接点

130：芯片阻挡层

140：元件阻挡层

150：框体

150'：框体材料

150a：凹部

150s：内侧面

150s1：下缘

151：外侧区域

160、360：遮盖层

160s、360s：外侧面

161：基材

162：黏贴层

170：真空吸头

l：紫外光

t1、t2、t3：厚度

w1：宽度

具体实施方式

请参照图1a，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、芯片120、至少一芯片阻挡层130、至少一元件阻挡层140及框体150。

基板110例如是单层基板或多层基板。基板110包括至少一芯片接垫111。本实施例中，芯片120以其主动面朝下方位设于芯片接垫111上方，且透过至少一电性接点121电性连接于芯片接垫111，其中电性接点121例如是焊料凸块或导电柱。芯片阻挡层130形成于芯片接垫111上，可保护芯片接垫111。

基板110还包括至少一元件接垫112及保护层113。元件阻挡层140分别形成于元件接垫112上。保护层113具有数个露出芯片接垫111及元件接垫112的开孔113a。由于保护层113的开孔113a露出元件阻挡层140，使在以激光对框体150进行穿孔的制程中，激光可透过开孔113a接触到元件阻挡层140。元件阻挡层140例如是金属阻挡层，其可抵抗激光能量，使得在激光穿孔制程中，激光遇到元件阻挡层140后移除率下降，进而避免过度移除元件阻挡层140及/或元件接垫112的材料。如图1a的放大图所示，元件阻挡层140仅部分被破坏，而形成一凹口140a或粗糙上表面。

框体150可包括酚醛基树脂(novolac-basedresin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。框体150亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成框体150，例如是压缩成型(compressionmolding)、液态封装型(liquidencapsulation)、注射成型(injectionmolding)或转注成型(transfermolding)。

框体150形成于保护层113的上表面113u的边缘区。框体150具有露出芯片120及元件阻挡层140的凹部150a，可使另外的电子元件(未绘示)经由凹部150a设于露出的元件阻挡层140上，其中电子元件例如是芯片、半导体封装件、被动元件、基板、电性接点或其它适合电子元件。

框体150具有内侧面150s，内侧面150s经过激光整平，而形成一整平垂直面，其大致上垂直于保护层113。如此，可避免内侧面150s的下缘150s1过度接近元件接垫112而挤压设于其上的电子元件(未绘示)的设置空间。

如图1b所示，其绘示图1a的半导体封装件的俯视图。凹部150a例如是矩形凹部；。框体150是一封闭环形框体，其环绕芯片120、芯片接垫111与元件接垫112。另一例中，框体150可以是一开放环形框体。此外，元件接垫112(图1a)的区域不限于在半导体封装件100的边缘区域，其可以位于任意区域。相似地，芯片接垫111的区域不限于在半导体封装件100的中间区域，其可以位于任意区域。

请参照图2至4，其绘示依照本发明其它实施例的凹部的俯视图。如图2所示，框体150的凹部150a可以是椭圆形凹部。如图3所示，框体150的凹部150a可以是三角形。如图4所示，框体150的凹部150a可以是多边形。虽然图未绘示，然本发明其它实施例的凹部150a可以是圆形、梯形凹部或其它由直线、曲线或其组合建构的外形。

请参照图5a，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括基板110、芯片120、至少一芯片阻挡层130、至少一元件阻挡层140及框体150。

与图1a的半导体封装件100不同的是，本实施例的元件阻挡层140的整个厚度被贯穿，使元件接垫112形成一凹口112a；即使如此，由于元件阻挡层140的设计，使元件接垫112的厚度不会过度被移除。

请参照图5b，其绘示图5a的俯视图。由于元件阻挡层140的整个厚度被贯穿，而露出元件接垫112的至少一部分，亦即，有些元件阻挡层140未整个被移除，而有些元件阻挡层140是整个被移除。

请参照图6，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括基板110、芯片120、至少一芯片阻挡层130、至少一元件阻挡层140及框体150。

与图1a的半导体封装件100不同的是，由于本实施例的框体150的凹部150a非以破坏方式(如激光)形成，故半导体封装件300的元件阻挡层140避免被过度破坏，而可覆盖元件接垫112的整个上表面112u。

请参照图7a至7g，其绘示了图1a的半导体封装件的制造过程图。

如图7a所示，提供基板110。基板110包括至少一芯片接垫111、至少一元件接垫112及保护层113。芯片接垫111上形成有芯片阻挡层130，而元件接垫112上形成有元件阻挡层140。保护层113覆盖芯片接垫111的一部分及元件接垫112的一部分且具有数个开孔113a露出芯片接垫111的另一部分及元件接垫112的另一部分。

芯片接垫111与元件接垫112可于同一制程中以相同材料形成。相似地，芯片阻挡层130与元件阻挡层140可于同一制程中以相同材料形成。芯片阻挡层130及元件阻挡层140可采用机械方式或化学方式形成，其中机械方式例如是喷溅、填充、涂布、电镀或溅镀，而化学方式例如是无电电镀或沉积。

如图7a所示，可采用例如是表面黏贴技术(smt)或层压技术(laminetion)，设置至少一遮盖层160覆盖全部的芯片阻挡层130及元件阻挡层140的一部分。另一实施例中，遮盖层160亦可不覆盖整个元件阻挡层140，使整个元件阻挡层140可露出。此外，部分保护层113陷入遮盖层160内，进而增加保护层113与遮盖层160之间的密合度，避免后续形成的框体材料150’(图7b)经由保护层113与遮盖层160之间的缝隙污染到芯片阻挡层130。此外，遮盖层160是一暂时性材料，其将于后续制程中被移除。

遮盖层160的俯视形状例如是圆形、椭圆形、三角形、矩形、梯形或其它多边形。以矩形来说，遮盖层160的长度(从图7a的俯视方向看去)介于1毫米至100豪米之间，而遮盖层160的宽度介于1毫米至100豪米之间。此外，本发明实施例不限制遮盖层160的数量，其数量可以是单个或二个以上。当遮盖层160的数量是多个，于后续切割步骤中，可形成对应数量的凹部150a。

遮盖层160的厚度t1小于后续形成的框体材料150’的厚度t2(图7b)的三分之一；然另一实施例中，遮盖层160的厚度t1可大于或大致上等于续形成的框体材料150’的厚度t2(图7b)，使遮盖层160的上表面160u突出超过或大致上对齐框体材料150’(图7b)的上表面。一实施例中，遮盖层160的厚度t1介于约5微米至1000微米之间。相较于模具设计，遮盖层160的设计简单许多，因此可节省半导体封装件100的制程时间及成本，并可设计出更复杂的凹部150a形状。

遮盖层160例如是热移除胶或热移除膜或热阻抗膜，其在受热后会失去黏性，而变得容易移除。遮盖层160可抵抗后续封装步骤的工作温度。一实施例中，遮盖层160可抵抗摄氏150度至200度的工作温度持续二分钟以上而不会熔化或过度软化。

如图7b所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成框体材料150’包覆遮盖层160及元件阻挡层140。由于遮盖层160可抵抗封装温度，故封装后，遮盖层160仍完整地覆盖基板110。此外，框体材料150’的厚度t2例如是介于0.1毫米至2.0毫米之间。

如图7c所示，可采用例如是激光，形成至少一切割道p1经过框体材料150’，使框体材料150’形成框体150，其中框体150具有凹部150a。

切割道p1例如是沿封闭环形路径(从图7c的俯视方向看去)形成，使框体材料150’形成对应形状的凹部150a。切割道p可以沿直线、曲线或其组合的路径形成，其中线段之间的夹角可介于1至359度，藉以形成任意形状的凹部150a。本实施例中，封闭环形路径是以矩形为例说明。另一实施例中，切割道p1例如是沿封闭圆形路径、封闭椭圆形路径、封闭三角形路径、封闭梯形路径或其它封闭多边形路径形成。此外，切割道p1的宽度w1可介于10微米至600微米之间，其下方宽度介于上方宽度的10％至100％之间；或者，切割道p1的各剖面的宽度w1可以一致。

由于切割道p1的宽度w1涵盖遮盖层160的外侧面160s(图7b)，故可切除遮盖层160的整个边缘，使遮盖层160移除后，不会有边缘部分残留在凹部150a的外侧区域151。

切割过程中，进一步地说，激光一接触到元件阻挡层140后移除率会下降，因此可避免过度移除元件阻挡层140的厚度。本实施例中，激光移除元件阻挡层140的部分材料，而于元件阻挡层140形成凹口140a或粗糙上表面，但未被贯穿。进一步地说，若省略元件阻挡层140，则元件接垫112可能会被整个贯穿，而导致元件接垫112过度被破坏反而使其电性品质下降。此外，由于元件阻挡层140的设计，使得在一切割时间区间(确定切割道p1可贯穿框体材料150’的时间区间)内，除了可确保切割道p1贯穿框体材料150’外，亦可确保元件阻挡层140及/或元件接垫112的厚度不会过度被移除。

元件阻挡层140可选用能够使激光移除率下降(能够对抗激光破坏的能力)的材料。例如，当激光波长介于200奈米至360奈米之间时，元件阻挡层140可选用铝、铑、铟或其组合的金属；当激光波长介于500奈米至600奈米之间时，元件阻挡层140可选用银、铝、铜、铑、锡、铟或其组合的金属；当激光波长介于1000奈米至1100奈米之间时，元件阻挡层140可选用银、铝、金、铜、铑、锡、铟或其组合的金属；当激光是二氧化碳激光时，元件阻挡层140可选用任何金属。

当元件阻挡层140的厚度t3(图7b)愈薄，愈节省材料用量，但元件接垫112被激光过度移除的机率愈大。本实施例中，元件阻挡层140的厚度t3例如是介于1微米至200微米之间，此厚度范围可避免元件接垫112被激光过度移除，且元件阻挡层140的用量适当。

如图7d所示，可使用例如是真空吸头170或机械方式，移除遮盖层160，以露出芯片阻挡层130。另一实施例中，亦可利用化学方式移除遮盖层160。由于遮盖层160具有热移除特性，故在图7b的封装步骤中，遮盖层160由于封装工作温度而失去黏性，因此本步骤可轻易地移除遮盖层160。

如图7e所示，可采用例如是高精准度的激光，整平凹部150a的内侧面150s，使凹部150a的内侧面150s形成一整平垂直面，其大致上垂直于保护层113的上表面113u。在整平步骤中，由于移除框体150内侧壁靠近下部的材料，使内侧面150s的下缘150s1远离元件接垫112，因而誊出更多空间去设置电子元件。此处的电子元件例如是芯片、半导体封装件、被动元件或电性接点。然后，可选择性地采用例如是电浆或化学方式，清除残留于整平后的内侧面150s上的遮盖层160材料。

如图7f所示，可采用例如是表面黏贴技术，设置至少一芯片120经由凹部150a设于基板110上。芯片120对应芯片接垫111的区域设置，并透过至少一电性接点121电性连接芯片阻挡层130与芯片接垫111。

如图7g所示，形成至少一切割道p2经过框体150与基板110，以形成至少一如图1a所示的半导体封装件100。

图5a的半导体封装件200的制造方法相似于半导体封装件100，容此不再赘述。

请参照图8，其绘示依照本发明另一实施例的遮盖层的剖视图。半导体封装件100的另一制造方法中，图7a的遮盖层160’可以遮盖层160’取代。遮盖层160’包括基材161及黏贴层162，其中基材161例如是金属、耐热塑胶或玻璃，而黏贴层162例如是热移除胶或热移除膜。当采用遮盖层160’时，后续移除遮盖层160’的方式可采用真空吸头170、机械方式或化学蚀刻。

请参照图9a至9e，其绘示图6的半导体封装件的制造过程图。

如图9a所示，提供基板110。基板110包括至少一芯片接垫111、至少一元件接垫112及保护层113，芯片接垫111上形成有芯片阻挡层130，而元件接垫112上形成有元件阻挡层140。保护层113覆盖芯片接垫111的一部分及元件接垫112的一部分且具有数个开孔113a露出芯片接垫111的另一部分及元件接垫112的另一部分。此外，芯片阻挡层130及元件阻挡层140可于同一制程中以相同材料形成。

如图9a所示，可采用例如是表面黏贴技术或层压技术，设置至少一遮盖层360覆盖芯片阻挡层130及元件阻挡层140。另一实施例中，遮盖层360亦可露出各元件阻挡层140的至少一部分。保护层113陷入遮盖层360内，进而增加保护层113与遮盖层360之间的密合度，避免后续形成的框体150经由保护层113与遮盖层360之间的缝隙污染到芯片阻挡层130。

遮盖层360的俯视形状及尺寸相似于上述遮盖层160，容此不再赘述。此外，遮盖层360的厚度t1大致上等于后续形成的框体150的厚度t2(图9b)，使遮盖层360的上表面360u可从框体150露出。然而，只要框体150(图9b)可露出遮盖层360即可，遮盖层360的厚度t1可大于或小于框体150的厚度t2，使框体150的上表面150u(图9b)高于或低于遮盖层360的上表面360u。此外，本发明实施例不限制遮盖层360的数量，其数量可以是单个或二个以上。

遮盖层360可抵抗后续封装步骤的工作温度。一实施例中，遮盖层360可抵抗摄氏150度至200度的工作温度持续二分钟以上而不会熔化或过度软化。遮盖层360例如是热移除胶、热移除膜、光移除胶、光移除膜或相似于图8的遮盖层。本实施例的遮盖层360以光移除胶或光移除膜为例说明，其在照射例如是紫外光后失去黏性而变得容易移除。

如图9b所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成框体150包覆遮盖层160及元件接垫112。由于遮盖层360可抵抗封装温度，故封装后遮盖层360仍完整地覆盖基板110。封装后，框体150的厚度t2大致上等于遮盖层360的厚度t1，使框体150露出遮盖层360此外，框体150的厚度t2例如是介于0.1毫米至2.0毫米之间。

由于封装的工作温度，遮盖层360的外侧面360s的一部分与框体150发生热作用，使框体150的内侧面150s形成一粗糙内侧面。

如图9c所示，以紫外光l照射遮盖层360，使遮盖层360失去黏性，以于后续步骤轻易地移除遮盖层360。

一实施例中，若使用波长是322奈米的紫外光，则上述元件阻挡层140可由铝、铑、镉或其组合的金属所制成；若使用波长是532奈米的紫外光，则上述元件阻挡层140可由银、铝、铜、铑、锡或其组合的金属所制成；若使用波长是1064奈米的紫外光，则上述元件阻挡层140可由银、铝、金、铜、铑、锡或其组合的金属所制成。

如图9d所示，可使用例如是真空吸头170或机械方式，移除遮盖层360，以露出芯片阻挡层130及元件阻挡层140。由于遮盖层360已失去黏性，因此在本步骤中可轻易地移除遮盖层360。

如图9e所示，可采用例如是激光，整平凹部150a的内侧面150s，使凹部150a的内侧面150s形成一整平垂直面，其大致上垂直于保护层113。如此，可避免内侧面150s的下缘150s1过度接近元件接垫112，而挤压电子元件的设置空间，其中电子元件例如是芯片、半导体封装件、被动元件或电性接点。然后，可选择性地采用例如是电浆或化学方式，清除整平后的内侧面150s上的残留的遮盖层360的材料。

半导体封装件300的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。

综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当由权利要求书所界定的范围为准。