构为例，本实施例中的正面结构204包括:与待形成漂移区202的掺杂类型相反的P_基区2041 ;位于基区2041内部的N—发射区2042 ;覆盖在基区2041、发射区2042表面上的发射极金属层2043。
[0062]本实施例中，由于漂移区为原待形成漂移区202的一部分形成的，因此漂移区为N型轻掺杂。
[0063]步骤S25:去除所述衬底201，以暴露出所述待形成缓冲层203 ；
[0064]本实施优选的可对衬底201进行减薄、抛光，将衬底201磨去，使待形成缓冲层203
暴露出来。
[0065]经过减薄后待形成缓冲层203的厚度需通过理论计算或仿真得到，本实施中可记经过减薄后待形成缓冲层203的厚度为H2。优选的要求H2 ( H1,即经过减薄后待形成缓冲层203的厚度应不大于原待形成缓冲层203的厚度。
[0066]步骤S26:在所述待形成缓冲层203背离所述漂移区的一侧内形成重掺杂的集电区205和集电区金属层206，使所述集电区205与所述第二硅片202的掺杂类型相反，并使所述待形成缓冲层203除所述集电区205和所述集电区金属层206外的区域作为缓冲层。
[0067]形成集电区205和集电区金属层206过程优选的可以为:向待形成缓冲层203背离所述漂移区的一侧注入P型杂质，形成P+的集电区205，该集电区通常为透明集电极，然后对该集电区205的表面进行金属化,形成集电区金属层206。
[0068]需要说明的是，本实施例仅以N型的IGBT为例进行说明，本发明所提供的方法同样适用于P型的IGBT。
[0069]本实施例所提供的IGBT制作方法，通过键合工艺形成键和硅片，该键合硅片具有可作为后道工序的基础的衬底和可作为器件缓冲层和漂移区的区域，而现有技术中形成相同结构的硅片需要采用外延工艺，因此，本实施例所提供的制作方法，避免使用外延工艺，从而也就避免了由外延工艺所引起的自掺杂、外延层平整度差、外延层缺陷多等问题，使采用本实施例所提供的方法制作的IGBT的漂移区和缓冲层界面过渡区陡峭程度高，缓冲层的掺杂浓度高且厚度很薄，这有利于器件关断时过剩载流子的复合，加快了 IGBT的关断速度，并且，键合形成的硅片表面平整度较好，利于后续加工，漂移区的缺陷较少，提高了器件的性能和成品率。
[0070]现有技术中的IGBT在制作时，为提高器件的开关速度，会对器件进行电子辐照，而电子辐照是增加漏电的原因之一，本实施例所提供的制作方法由于采用了键合工艺，IGBT后续不需要或仅需要较小剂量的电子辐照，减少了器件漏电，从而提高了器件的可靠性。
[0071]现有技术的方法在制作IGBT (尤其是高压IGBT)时，需要外延生长非常厚的漂移区，这虽然在理论山可以实现，但是实际上外延生长的厚度超过100微米的工艺难度很大，且器件成本十分昂贵，本实施例所提供制作方法由于避免使用外延工艺，因此，在制作IGBT时的工艺简单，制作成本得到极大的降低。
[0072]另外，由于本实施例采用键合工艺，使得器件缓冲层的厚度和掺杂浓度可以更自由的设计，从而可以实现更理想的缓冲层掺杂分布，这有利于优化器件的综合性能。
[0073]实施例二
[0074]本实施例提供了一种IGBT的制作方法，待形成缓冲层形成于第二硅片上，如图12?图14所示，该制作方法包括以下步骤:
[0075]步骤S31:提供第一硅片301和第二硅片302，所述第二硅片302为轻掺杂的硅片；
[0076]第一硅片301将作为后续步骤的衬底，其可以是CZ硅片，也可以是FZ硅片，也可以是其它类型的硅片，并且，也可以不限定为硅片；第一硅片301的掺杂类型、掺杂浓度和晶面指数均可以自由选择。
[0077]第二硅片302将作为器件的漂移区，本实施例中第二硅片302的掺杂类型优选为N型，其晶面指数优选为[100]。
[0078]步骤S32:在所述第二硅片302的一侧形成重掺杂的待形成缓冲层303 ；
[0079]形成待形成缓冲层303的方法优选的可以包括:采用离子注入或热扩散的方法对所述第二硅片302的一侧进行掺杂，形成重掺杂的待形成缓冲层。其中，若采用离子注入的方法进行掺杂，则优选的在离子注入后需对第二硅片302进行热退火。
[0080]形成待形成缓冲层303的方法优选的还可以包括:采用双面扩散的方法对所述第二硅片302的两侧进行掺杂，在所述第二硅片302的两侧形成重掺杂层；去除所述第二硅片302 一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片302另一侧的重掺杂层作为待形成缓冲层303。其中，去除所述第二硅片302 —侧的重掺杂层的操作可以在对第二硅片302进行双面扩散之后，也可以在对第一硅片301和第二硅片302进行键合之后。
[0081]步骤S33:采用键合工艺将所述第一硅片301和所述第二硅片302键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层303，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区。
[0082]在上述步骤S33之后，形成正面结构和漂移区、去除衬底、形成集电区、集电区金属层的操作步骤与实施例一中步骤S24?步骤S26相对应的步骤相同，在此不再赘述。
[0083]本实施例所提供的IGBT的制作方法，通过在将来作为漂移区的第二硅片上形成重掺杂层，使该重掺杂层将来作为缓冲层，然后利用键合工艺将第一硅片与第二硅片键合在一起，所形成的键合硅片供后续步骤进行，避免使用常规的外延工艺，从而避免了外延工艺给器件带来的一系列不良问题，提高了 IGBT的整体性能，降低了 IGBT的制作成本。
[0084]实施例三
[0085]本实施例提供了一种IGBT的制作方法,待形成缓冲层形成于第一娃片和第二娃片上，如图15?图17所示，该制作方法包括以下步骤:
[0086]步骤S41:提供第一硅片401和第二硅片402，所述第二硅片402为轻掺杂的硅片；
[0087]第一硅片401将作为后续步骤的衬底，其可以是CZ硅片，也可以是FZ硅片，也可以是其它类型的硅片，并且，也可以不限定为硅片；第一硅片401的掺杂类型、掺杂浓度可以自由选择，其晶面指数优选为[100]。
[0088]第二硅片402将作为器件的漂移区，本实施例中第二硅片402的掺杂类型优选为N型，其晶面指数优选为[100]。
[0089]步骤S42:在所述第一硅片401和所述第二硅片402的一侧形成重掺杂的待形成缓冲层403 ；
[0090]形成待形成缓冲层403的方法优选的可以包括:采用外延的方法在所述第一硅片401的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层403 ;采用离子注入或热扩散的方法对所述第二硅片402的一侧进行掺杂，形成重掺杂的待形成缓冲层403。
[0091]形成待形成缓冲层403的方法优选的还可以包括:采用外延的方法在所述第一硅片401的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层403 ;采用离子注入或热扩散的方法对所述第二硅片402的一侧进行掺杂，形成重掺杂的待形成缓冲层403。
[0092]形成待形成缓冲层403的方法优选的还可以包括:采用外延的方法在所述第一硅片401的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层403 ;采用双面扩散的方法对所述第二硅片402的两侧进行掺杂，在所述第二硅片402的两侧形成重掺杂层；去除所述第二硅片402 —侧的重掺杂层，以暴露出第二硅片402的轻掺杂区域，并使所述第二硅片402另一侧的重掺杂层作为待形成缓冲层403。
[0093]形成待形成缓冲层403的方法优选的还可以包括:采用外延的方法在所述第一硅片401的一侧生长轻掺杂的外延层；采用离子注入或热扩