半导体器件的制作方法
【专利说明】
【背景技术】
[0001]至今，用在功率电子应用中的晶体管已经被典型地用硅(Si)半导体材料制造。用于功率应用的常见的晶体管器件包含Si CooIMOS, Si功率M0SFET、以及Si绝缘栅双极晶体管(IGBT)。最近，碳化硅(SiC)功率器件已经被考虑。II1-N族半导体器件(诸如氮化镓(GaN)器件)现在正显现作为有吸引力的候选以承载大电流、支持大电压并且提供非常低的开启电阻和快速开关时间。
【发明内容】
[0002]提供包含复合半导体主体的半导体器件，所述半导体主体包含高电压耗尽模式晶体管和低电压增强模式晶体管。高电压耗尽模式晶体管被堆叠在低电压增强模式晶体管上使得在高电压耗尽模式晶体管和低电压增强模式晶体管之间形成界面。低电压增强模式晶体管包含与高电压耗尽模式晶体管的电流路径串联耦合的电流路径，并且在界面处布置控制电极。
[0003]本领域技术人员通过阅读下面详细的描述并且通过查看附图将意识到额外的特征和优点。
【附图说明】
[0004]附图的元件不必相对于彼此成比例。相似的参考数字指示对应的类似部件。各种图解的实施例的特征能够被组合除非它们彼此排斥。实施例在附图中被描绘并且在跟随的描述中被详述。
[0005]图1a图解了依据第一实施例的半导体器件的示意性视图。
[0006]图1b图解了依据第一实施例的半导体器件的进一步示意性视图。
[0007]图2a图解了共源共栅电路的示意性视图。
[0008]图2b图解了包含直接驱动的高电压耗尽模式晶体管的电路的示意性视图。
[0009]图3图解了包含直接驱动的高电压耗尽模式晶体管的电路的示意性视图。
[0010]图4图解了依据第二实施例的半导体器件。
[0011]图5图解了依据第三实施例的半导体器件。
[0012]图6图解了依据第四实施例的半导体器件。
[0013]图7图解了依据第五实施例的半导体器件。
[0014]图8图解了依据第六实施例的半导体器件。
【具体实施方式】
[0015]在下面详细的描述中对附图进行参考，附图形成了本文的一部分，并且在其中通过图解的方式示出了在其中可以实践本发明的特定实施例。在这点上，方向性的术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等等参考正被描述的(一个或多个)图的定向而被使用。因为实施例的组件能够被定位在多个不同的定向上，方向性的术语为了图解的目的而被使用并且绝不是限制的。要被理解的是其它实施例可以被利用并且可以进行结构的或逻辑的变化而没有脱离本发明的范围。其下面详细的描述不是以限制的意思理解，并且本发明的范围被所附的权利要求书定义。
[0016]以下将解释多个实施例。在该情形下，等同的结构的特征通过附图中的等同的或类似的参考符号识别。在本描述的语境下，“横向的”或“横向的方向”应该被理解为表不与半导体材料或半导体载体的横向的广度大体上平行延伸的方向或广度。横向的方向因此大体上与这些表面或侧平行延伸。与此相比，术语“垂直的”或“垂直的方向”被理解为表示与这些表面或侧并且因此与横向的方向大体上正交延伸的方向。垂直的方向因此在半导体材料或半导体载体的厚度方向中延伸。
[0017]如在该说明书中使用，术语“耦合的”和/或“电耦合的”不打算表示元件必须直接耦合在一起，居间元件可以在“耦合的”或“电耦合的”元件之间被提供。
[0018]诸如高电压耗尽模式晶体管的耗尽模式器件具有负的阈值电压(表示它能够在零栅极电压传导电流)。这些器件是常开的。并且诸如低电压增强模式晶体管的增强模式器件具有正的阈值电压(表示它不能够在零栅极电压传导电流)并且是常关的。
[0019]如本文所使用，“高电压器件”(诸如高电压耗尽模式晶体管)是用于高电压开关应用最优化的电子器件。就是说，当晶体管是关断时，它能够阻断高电压(诸如大约300V或更高，大约600V或更高，或大约1200V或更高)，并且当晶体管是开启时，它具有用于在其中它被使用的应用的足够低的开启电阻(R0N)，即当大量的电流流经器件时它经历足够低的传导损耗。高电压器件可以至少能够阻断等于在它所用于的电路中的最大电压或高电压供给的电压。高电压器件可以能够阻断300V、600V、1200V、或由应用要求的其它合适的阻断电压。
[0020]如在本文中所使用，“低电压器件”(诸如低电压增强模式晶体管)是能够阻断低电压(诸如在OV和V1ot之间)但是不能够阻断高于Vlw的电压的电子器件。Vlw可以是大约10V、大约20V、大约30V、大约40V、或在大约5V和50V之间(诸如在大约1V和30V之间)。
[0021]如在本文中所使用，短语“III族氮化物”指的是化合物半导体，所述化合物半导体包含氮(N)和至少一个III族元素(比如，包含铝(Al)、镓(Ga)、铟(In)、和硼(B)，并且包含但是不限制到其合金中的任何一个，诸如氮化铝镓(AlxGa(1_x)N)、氮化铟镓(InyGa(1_y)N)、氮化铝铟镓(AlxInyGa(1_x_y)N)、氮化镓砷磷(GaAsaPbN(1_a_b))、以及氮化铝铟镓砷磷(AlxInyGa(1_x_y)AsaPbN(1_a_b) ))。氮化铝镓指的是由化学式AlxGa(1_x)N描述的合金，其中χ>1。
[0022]图1a图解了依据第一实施例的半导体器件10的示意性视图。半导体器件10包含复合半导体主体11，所述半导体主体11包含高电压耗尽模式晶体管12和低电压增强模式晶体管13。高电压耗尽模式晶体管12被堆叠在低电压增强模式晶体管13上使得在高电压耗尽模式晶体管12和低电压增强模式晶体管13之间形成界面14。低电压增强模式晶体管13包含与高电压耗尽模式晶体管12的电流路径(在图1中用箭头16示意性地指示)串联耦合的电流路径(在图1中用箭头15示意性地指示)。低电压增强模式晶体管13进一步包含布置在界面14处的控制电极17。控制电极17可以被直接地布置在界面14处或靠近界面14。
[0023]包含单个复合半导体主体的半导体器件10被提供，所述单个复合半导体主体包含以堆叠布置的高电压耗尽模式晶体管12和低电压增强模式晶体管13。低电压增强模式晶体管13的控制电极17被布置在界面14处，界面14在高电压耗尽模式晶体管12和低电压增强模式晶体管13之间。
[0024]控制电极17可以被高电压耗尽模式晶体管12覆盖，或被布置邻近高电压耗尽模式晶体管12 (在其情形下控制电极17没有被高电压耗尽模式晶体管12覆盖)，或可以被埋在低电压增强模式晶体管13中或可以被布置在从低电压增强模式晶体管13的暴露的表面延伸的沟槽中。
[0025]高电压耗尽模式晶体管12可以是III族氮化物基的晶体管，比如III族氮化物基的高电子迁移率晶体管(HEMT)。低电压增强模式晶体管13可以是硅基的场效应晶体管(诸如η沟道MOSFET、P沟道MOSFET或IGBT (绝缘栅双极晶体管))。硅基的场效应晶体管可以是带有垂直漂移路径的垂直器件或带有横向漂移路径的横向器件。在IGBT的情形下，半导体器件10可以进一步包含与IGBT并联耦合的续流二极管。
[0026]高电压耗尽模式晶体管12和低电压增强模式晶体管13可以被单片集成以形成复合半导体主体11。
[0027]高电压耗尽模式晶体管12可以以共源共栅布置在操作上被连接到低电压增强模式晶体管13。在其中高电压耗尽模式晶体管12以共源共栅布置在操作上被连接到低电压增强模式晶体管13的实施例中，界面14可以提供共源共栅布置的节点。
[0028]高电压耗尽模式晶体管12可以被直接地驱动，比如由对应的栅极驱动器直接地驱动。
[0029]半导体器件10可以进一步包含将低电压增强模式晶体管的漏极电耦合到高电压耗尽模式晶体管的源极的多个传导元件。多个传导元件中的相邻的传导元件可以以小于100 μ m的距离被彼此间隔开。
[0030]图1b图解了依据第一实施例的半导体器件10的进一步示意性视图并且图解了高电压耗尽模式晶体管和低电压增强模式晶体管13的电极。
[0031]低电压增强模式晶体管13除了控制电极17之外包含第一电流电极18和第二电流电极19。第一电流电极18可以是源极电极(如在图1中用S1指示)，第二电流电极19可以是漏极电极(如在图1中用D1指示)，并且控制电极17可以是栅极电极(如在图1中用G1指示)。
[0032]高电压耗尽模式晶体管12包含第一电流电极20、第二电流电极21和控制电极22。第一电流电极20可以是源极电极(在图1中用S2指示)，第二电流电极21可以是漏极电极并且在图1中用D2指示，并且控制电极22可以是栅极电极，其在图1中被指示为G2。
[0033]低电压增强模式晶体管13的电流路径15在第一电流电极18和第二电流电极19之间延伸，并且高电压耗尽模式晶体管12的电流路径16从第一电流电极20延伸到第二电流电极21。
[0034]在依据第一实施例的半导体器件10中，第一电流电极18被定位在复合半导体