的"源极/漏极延伸区；或者C)其他方法。可化围过W离子注入的方式引入渗 杂剂、通过使用外延渗杂的沉积材料、或者通过其结合实现源极/漏极的渗杂。可W设计源 极/漏极延伸区230-T、232-T的尺寸，W便栅极225的底角227定位为使得基本等量的源极 /漏极延伸区从栅极225的底角227竖直向下延伸，使得实际上，源极/漏极延伸区230-T、 232-T的容积的一半或者源极/漏极延伸区230-T、232-T的厚度的一半基本在栅极225的 底角上方。可W通过使用升高的外延渗杂的沉积材料实现升高的源极/漏极延伸区230-T、 232-T，W有效地减小源极/漏极延伸区230-T、232-T的寄生电阻。通过沿上方缩放源极/ 漏极延伸区并且通过在保持相似浅结深的同时增加其厚度，可W提供用于栅极225的限定 栅极长度的降阻源极/漏极延伸区。当与屏蔽区237和阔值电压设定区235结合时，如果 使用升高的源极/漏极延伸区230-T、232-T，断开状态的泄漏电流将会减小，否则，该电流 将会与DDC晶体管200冲突。如图2A和2B所示，虽然不是按比例绘制，当将源极/漏极延 伸区230-T、232-T和相邻的深源极230和深漏极232基本升高DDC晶体管200的源极/漏 极延伸区210-T、212-T的竖直厚度的20%到100%时，如果能够继续保持同样的基本未渗 杂的娃深度，可W实现具有减小的断开状态的泄漏电流的DDC晶体管202。
[003引图3示出用于制造具有升高的外延LDD区域（也被称为源极/漏极延伸区）的 孤C晶体管的工艺流300的一个实施例，其用于示例性先进工艺节点，例如，28nm或20nm工 艺技术。图4A-4F示出工艺流300的各种工艺步骤之后的示例性最终结构。从参照图1的 先前描述的孤C沟道堆叠部成形开始（步骤305)，在步骤310中，沉积并且生成栅极堆叠 部。图4A示出在步骤310后，具有生成的栅极堆叠部的经过部分制造的DDC晶体管（屏蔽 区等未示出）的横截面表示。在步骤315中，在常规的工艺条件下，使用例如离子注入物， 可选执行第一浅L孤注入（全部处理之后结深应该为~10-15nm)。图4B示出在步骤315 的可选L孤注入402之后的经过部分制造的DDC晶体管的横截面表示。在步骤320中，使 用常规的沉积和深蚀刻制造狭窄偏移间隔器（其宽度应该优选小于~lOnm W使寄生电阻 最小化）。图4C示出在按照步骤320形成狭窄偏移间隔器404之后的经过部分制造的DDC 晶体管的横截面表示。在步骤325中，升高的LDD渗杂层（其具有5nm至20nm范围内的 厚度）可W外延增长。图4D示出在按照步骤325形成升高的LDD 406渗杂外延层（doped epitaxially layer)之后的经过部分制造的DDC晶体管的横截面表示。虽然也可W基于器 件电气规格使用具有合适渗杂水平的其它半导体材料（例如，SiGe、SiC)，但是升高的LDD 渗杂外延层优选渗杂娃。在某些实施例中，升高的LDD外延层在增长时可W未渗杂或原位 渗杂n型或P型渗杂剂种类，基于器件是否用于NM0S还是PM0S选择渗杂剂的极性。在原 位渗杂LDD外延层406的情况下，可W在不同的步骤形成两个分离的LDD外延层-一个用 于NM0S (原位渗杂的n型LDD外延层）并且一个用于PM0S (原位渗杂的P型LDD外延层）。 如果形成分别用于NM0S和PM0S DDC晶体管的两个分离的LDD外延层，在各个LDD外延层 406的成形期间，使用掩蔽层保护互补装置。升高的LDD外延层的渗杂浓度选定为足够高， W减小源极/漏极的寄生电阻。LDD外延层渗杂浓度可W基本在约5X 1019至8X 10 W原子 /cm3的范围内。
[0039] 在形成未渗杂LDD外延层406的实施例中，未渗杂LDD外延层可W同时在NM0S和 PM0S孤C晶体管的两者上增长。在该种情况下，第二L孤离子注入可W在步骤330中执行， W将新沉积的LDD外延层406渗杂到期望的渗杂浓度水平。图4E示出在执行附加的渗杂剂 注入W建立升高的渗杂源极/漏极延伸408之后的经过部分制造的DDC晶体管的横截面表 示。可W通过常规的光束注入或者通过其他的渗杂技术（例如，离子渗杂、固体源渗杂）进 行附加注入。用于该步骤的注入条件和材料可W是；对于NM0S来说，具有在1-化eV范围的 能量和在Iel4-5el5原子/cm 2范围内的剂量的神（As)对于PM0S来说，具有在0. 5-化eV范 围内的能量和在Iel4-lel5原子/cm2范围内的剂量的棚炬）。可W使用影响N型或P型的 其它渗杂剂物质（包括给定极性内的渗杂剂物质的组合）和其它的渗杂条件W用于该LDD 注入步骤中。例如，用于PM0S LDD的附加选项可W包括铜。用于NM0S LDD的其它选项可 W包括磯或铺。相似的材料选项可W适用源极/漏极区域。
[0040] 在步骤335中，可W沉积第二间隔器W设定用于形成深源极/深漏极区域的合适 的掩蔽。使用沉积和深蚀刻步骤沿着第一间隔器的线条形成该第二间隔器，但是第二间隔 器可W由不同的材料（例如，用于第二间隔器或第一间隔器的氮化娃、氮氧化物、或氧化娃 层）制成。第二间隔器可W比第一间隔器宽，W将深源极/漏极与沟道区域隔开，并且防止 深源极/漏极侵入到沟道区域。第二间隔器的宽度可W在15-25皿的范围内。图4F示出 在形成第二间隔器410后的经过部分制造的DDC晶体管的横截面表示。在步骤340中，形 成深源极/漏极区域，接着是渗杂剂激活退火（activation anneal)。图4F还示出在形成 深源极/漏极412和渗杂剂激活退火之后的经过制造的DDC晶体管的横截面表示。注意， 可W通过蚀刻和外延沉积填充（可W使用原位渗杂或沉积前渗杂扩散执行外延填充）、离 子注入、或其组合的方式形成深源极/漏极区域412。
[0041] 注意，图3和图4A-4F所示的该器件架构&流适用于所有可能的栅极-堆叠部集 成方案选项，例如；使用"前栅极"或"后栅极"集成方案的聚/SiON和高K/金属栅极。此 夕F，工艺过程的顺序不限于图3和图4A-4F所述的顺序。例如，可W按序列在不同的步骤执 行DDC沟道成形步骤305,例如，在形成源极/漏极区域之后，序列也可W包括使用选择的外 延增长形成具体到每个器件未渗杂的沟道区域。
[0042] 另一方面，如果升高的LDD外延层形成为原位渗杂外延层，那么可能不需要LDD离 子注入步骤。在该种情况下，如果适于获得最终期望的渗杂浓度水平，那么可W在LDD外 延层成形步骤之后任选地添加附加的渗杂剂推进退火，W使最初包含在LDD外延层的渗杂 剂扩散到衬底，从而利用器件的沟道制成低电阻接触。在该种情况下，典型的退火可能在 900-1000°C的温度范围内，持续时间在0. 1-5. 0秒的范围内。热预算应该仍然保持足够低 使得已经位于衬底中的渗杂剂（即，在阔值电压设定区和屏蔽区中的渗杂剂）不会过渡扩 散到基本未渗杂的沟道区域。
[0043] 升高的L孤器件架构与没有升高端的DDC架构相比具有一些附加的功能优势。（相 对于沟道水平）LDD结深Xj的增大的缩放能够忍受最小寄生电阻。该缩放的LDD结深为器 件提供了更好的短沟道控制，并且因此能够使用于阔值电压设定区和/或屏蔽区的渗杂剂 浓度减小。因此，可W使用较少的注入剂量用于阔值电压设定区和屏蔽区，W制造具有给定 目标性能的DDC晶体管。屏蔽区的渗杂浓度的降低具体能够导致结泄漏电流的减小。
[0044] 图5A-5C示出具有不同源极漏极结构和不同的沟道渗杂剂配置的DDC晶体管的S 个实施例。图5D示出用于该些实施例的沟道渗杂剂配置曲线。图5A示出不具有升高的LDD 的DDC晶体管的实施例，并且相应的沟道渗杂剂配置图5D示为图5D中标记的曲线（a)。
[0045] 图5B示出具有深扩散源极/漏极区域和升高的L孤的DDC晶体管的实施例。对 于该具体的实施例，未执行LDD注入步骤。相反，（利用注入步骤或者通过形成原位渗杂外 延层）渗杂升高的LDD外延层，并且执行附加的渗杂剂推进退火步骤，W将最初含在升高的 LDD外延层中的渗杂剂打到衬底中，从而可W利用DDC晶体管的沟道制造低电阻接触。在该 种情况下，退火可W在800-1050°C的温度范围内，持续时间在0. 1-30秒的范围内。渗杂剂 推进退火还可W为在约1100-1300°C范围内的闪光退火或者激光退火。渗杂剂推进退火步 骤的热预算应该足够低W减小渗杂剂从屏蔽区和阔值电压设定区迁移到基本未渗杂的沟 道区域。图5D中标记的曲线化）示出用于该实施例的沟道渗杂剂配置。在该DDC晶体管 的各种实施例中，基本未渗杂的外延层的厚度可W在接近5-35nm的范围内，可W通过注入 约2-^keV的能量W及约1. 1 X 10"原子/cm 3的剂量的渗杂剂，形成屏蔽区，LDD外延层渗 杂浓度可W在接近5 X 1〇19-5 X l〇w原子/cm3的范围内，并且源极/漏极渗杂浓度可W在接 近1 X l〇W-5 X 10"原子/cm 3的范围内。
[0046] 图5C示出具有浅扩散源极/漏极区域和升高的LDD的DDC晶体管的实施例。对于 该实施例，不执行LDD注入和深源极漏极注入步骤。相反，（利用注入步骤或者通过形成原 位渗杂外延层）渗杂升高的LDD外延层，并且执行附加的渗杂剂推进退火步骤，W将最初含 在升高的LDD外延层中的渗杂剂打到衬底中，W在衬底上形成浅扩散源极/漏极区域和扩 散的LDD。在该种情况下，退火可W在800-1050°C的温度范围内，持续时间在0. 1-30秒的范 围内。渗杂剂推进退火还可W为在约1100-1300°C范围内的闪光退火或者激光退火。渗杂 剂推进退火步骤的热预算应该足够低W减小渗杂剂从屏蔽区和阔值电压设定区迁移到基 本未渗杂的沟道区域。图5D中标记的曲线（c)示出用于该实施例的沟道渗杂剂配置。在该 DDC晶体管的各种实施例中，基本未渗杂的外延层的厚度可W在接近5-35nm的范围内，可 W通过注入约2-12keV的能量W及约1. 1