具有嵌入部件的集成电路封装系统及其制造方法
【专利说明】具有嵌入部件的集成电路封装系统及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年12月16日提交的美国临时专利申请案第61/916，405号的权益，并且全部内容通过弓I用结合在本申请中。
技术领域
[0003]本发明一般涉及一种集成电路封装系统，更加具体地，涉及一种具有嵌入式电子部件的系统。
【背景技术】
[0004]计算机产业的持续目标是部件越来越小型化，使集成电路(IC, IntegratedCircuits)的封装密度更大，性能更高，成本更低。半导体封装结构继续朝着小型化发展，在减小由半导体封装结构制成的产品尺寸的同时，增加封装在半导体封装结构中的部件的密度。这是响应于对信息和通信产品不断增长的需求:不断减小的尺寸、厚度和成本以及不断提尚的性能。
[0005]这些日益增长的小型化需求尤其引人注目，例如，对诸如蜂窝电话、免提蜂窝电话耳机、个人数据助理(PDA, Persnal Data Asistant)、便携式摄像机、笔记本电脑等便携式信息和通信装置的小型化需求。所有这些装置不断地被做得更小更薄以提高它们的可携带性。因此，并入这些装置中的大规模IC(LSI，Large Scale IC)封装要求更小更薄。包覆并保护LSI的封装结构也要求更小更薄。
[0006]消费性电子产品的要求需要更多的集成电路在集成电路封装中，然而在系统中却为增加的集成电路内容提供了更小的物理空间。另一需求是继续减少成本。一些技术主要专注于将更多功能集成到每个集成电路中。另一些技术则专注于将这些集成电路堆叠到单个封装中。虽然这些方法在集成电路内提供了更多功能，但是，并未完全满足集成和成本减少的需要。
[0007]由此，仍然需要一种实现集成、节省空间和低制造成本的支持系统的制造方法。鉴于商业竞争压力不断增加，以及消费者期望的增长和市场中有意义的产品差异化机会的减少，寻找解决这些问题的方法至关重要。此外，降低成本、提高效率和性能、并且满足竞争压力的需要使寻找这些问题的解决方法迫在眉睫。
[0008]人们早就已经在寻找解决这些问题的方案，但是，现有发展尚未教导或提出任何解决方案，由此，本领域的技术人员一直没能掌握解决这些问题的方案。
【发明内容】
[0009]本发明提供一种集成电路封装系统的制造方法，包括:在无源装置上形成嵌入材料；将干膜层沉积在所述嵌入材料上；将所述干膜层图案化；将掩埋图案沉积在所述干膜层中，所述掩埋图案的外表面与所述干膜层的外表面共面，所述掩埋图案电气连接至所述无源装置；在所述掩埋图案的一部分上形成图案化电介质；以及，将集成电路管芯安装在所述掩埋图案上。
[0010]本发明提供一种集成电路封装系统，所述集成电路封装系统包括:在无源装置上的嵌入材料；在所述嵌入材料上的干膜层；在所述干膜层中的掩埋图案，所述掩埋图案的外表面与所述干膜层的外表面共面，所述掩埋图案电气连接至所述无源装置；在所述掩埋图案的一部分上的图案化电介质；以及，在所述掩埋图案上的集成电路管芯。
[0011]本发明的特定实施例具有除了这些上述提到的步骤或元件之外的或者替换这些步骤或元件的其他步骤或元件。对本领域中的技术人员而言，当参考附图时，通过阅读下面的详细说明，这些步骤或元件将变得显而易见。
【附图说明】
[0012]图1是根据本发明的第一实施例的集成电路封装系统的俯视图。
[0013]图2是沿截面线2-2所做的图1的集成电路封装系统的一部分的截面视图。
[0014]图3是根据本发明的第二实施例的集成电路封装系统的截面视图。
[0015]图4是在制造的开始阶段中的图2的集成电路封装系统。
[0016]图5是在制造的第一电镀阶段中的图4的结构。
[0017]图6是在制造的粘合剂沉积阶段中的图5的结构。
[0018]图7是在制造的无源装置附接阶段中的图6的结构。
[0019]图8是在制造的层压阶段中的图7的结构。
[0020]图9是在制造的第一图案化阶段中的图8的结构。
[0021]图10是在制造的分离阶段中的图9的结构。
[0022]图11是在制造的过孔形成阶段中的图10的结构。
[0023]图12是在制造的过孔开口阶段中的图11的结构。
[0024]图13是在制造的沉积阶段中的图12的结构。
[0025]图14是在制造的去除阶段中的图13的结构。
[0026]图15是在用于制造图3的集成电路封装系统的制造的交错分层阶段中的图9的结构。
[0027]图16是在制造的过孔形成阶段中的图15的结构。
[0028]图17是在制造的拆卸阶段中的图16的结构。
[0029]图18是在制造的进一步过孔形成阶段中的图17的结构。
[0030]图19是在制造的过孔开口阶段中的图18的结构。
[0031 ]图20是在制造的沉积阶段中的图19的结构。
[0032]图21是在制造的去除阶段中的图20的结构。
[0033]图22是根据本发明的进一步实施例中的集成电路封装系统的制造方法的流程图。
【具体实施方式】
[0034]对下面的实施例进行足够详细地描述，从而使本领域中的技术人员能够制作和使用本发明。需要理解的是，其他实施例基于本公开将会是显而易见的，并且，在不背离本发明的范围的情况下，可以对系统、工艺或机械做出改变。
[0035]在下面的说明中，图示了多种具体细节以提供对本发明实施例的全面理解。然而，显而易见的是，在不具有这些具体细节的情况下，也可以实践本发明。为了避免导致本发明晦涩，一些已知的电路、系统配置和工艺步骤不再详细公开。
[0036]示出的系统的实施例的附图是半示意性质的并且并不一定是按比例绘制，并且，尤其，一些尺寸是出于表示的清晰起见并且在附图中放大示出。相似地，虽然附图中的视图出于方便说明之目的一般示出了相似的方向，但是附图中的这种描绘在大多数的情况下是任意的。一般地，本发明可以以任何方向操作。
[0037]在多个实施例被公开并且描述为具有一些共同特征的情况下，为了清楚且方便地图示、说明和理解实施例起见，相似的和相同的特征通常用相似的附图标记描述。为了方便进行描述，已经将实施例编号为第一实施例、第二实施例等，但是，并不意在具有任何其他意义或提供对本发明的限制。
[0038]出于阐释之目的，在本文中使用的术语“水平”定义为平行于最低导电图案的平面或表面的平面，而无论方向如何。术语“垂直”指垂直于刚才定义的“水平”的方向。术语，诸如“上方”、“下方”、“底部”、“顶部”、“侧”(如在“侧壁”中)、“更高”、“更低”、“上”、“之上”和“之下”均是相对于水平面而定义的，如附图所示。术语“在…上”指元件之间存在直接接触。术语“直接在…上”指在一个元件和另一元件之间存在直接接触，无中间元件。
[0039]术语“有源侧”指管芯、模块、封装、或电子结构的一侧，该侧上具有制造出的有源电路或具有用于连接至在管芯、模块、封装或电子结构内的有源电路的元件。
[0040]在本文中使用的术语“处理”包括:按形成所描述结构的需要，对材料或光刻胶(photoresist)进行沉积、图案化、曝光、显影、蚀刻、清洗和/或去除材料或光刻胶。
[0041]现在参考图1，图中示出了根据本发明第一实施例的集成电路封装系统100的俯视图。俯视图示出了嵌入式部件基板102的一部分，集成电路管芯104安装在嵌入式部件基板102的顶部上。可以理解的是，可以根据需要在嵌入式部件基板102上安装更多管芯，但是，出于图示之目的，仅示出一个管芯。为清楚起见，还省略了诸如暴露出来的焊盘(pad)或迹线等其他特征。嵌入式部件基板102的顶表面106在集成电路管芯104周围可以看见。
[0042]现在参考图2，图中示出了沿截面线2-2所做的图1的集成电路封装系统100的一部分的截面视图。示出了集成电路管芯104和嵌入式部件基板102。嵌入式部件基板102包括作为嵌入部件的部件208，该部件208与嵌入材料210直接接触并且被嵌入材料210围住，该嵌入材料210可以是例如预浸渍材料(PPG)。例如，部件208可以是有源或无源装置，诸如集成电路管芯、电容器或电阻器。
[0043]在嵌入于嵌入材料210中的部件208之上的是掩埋图案(buried pattern) 212,该掩埋图案212是埋