半导体装置的制造方法
【专利说明】半导体装置的制造方法
[0001][相关申请案]
[0002]本申请案享有将日本专利申请案2013-258702号(申请日:2013年12月13日)作为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置的制造方法。
【背景技术】
[0004]在用于通信设备等的半导体装置中，为了抑制EMI (Electro MagneticInterference,电磁干扰)等电磁波障碍，使用利用导电性屏蔽层覆盖封装体表面的构造。作为具有屏蔽功能的半导体装置，已知有于具有将搭载于配线基板上的半导体芯片密封的密封树脂层的半导体封装体中，沿密封树脂层的上表面及侧面设置着导电性屏蔽层的构造。作为导电性屏蔽层的形成方法，可使用镀敷法、溅镀法、导电性膏的涂布法等。导电性屏蔽层的形成方法中的镀敷法具有预处理步骤、镀敷处理步骤、水洗般的后处理步骤等湿式步骤，因此无法避免半导体装置的制造成本上升。另外，导电性膏的涂布法也因对密封树脂层侧面的涂布步骤等，而导致半导体装置的制造成本容易上升。
[0005]因为溅镀法为干式步骤，所以可减少导电性屏蔽层的形成步骤数或形成成本等。研究如下内容:在将溅镀法应用于导电性屏蔽层的形成的情况下，在使半导体封装体单片化的前形成导电性屏蔽层。在这种情况下，首先，在将半导体芯片搭载于多孔(mult1-cavity)的集合基板的各配线基板区域之后，将多个半导体芯片批次地进行树脂密封。继而，将密封树脂层与集合基板的一部分切断而形成半切槽。半切槽是以配线基板区域的接地配线在侧面露出的方式形成。通过对具有半切槽的树脂密封体溅镀金属材料而形成导电性屏蔽层。在密封树脂层的侧面及配线基板区域的侧面的一部分，介隔半切槽溅镀金属材料。
[0006]因为半切槽的宽度存在限制，所以在介隔半切槽溅镀金属材料的情况下，邻接的半导体封装体成为障碍，有无法利用导电性屏蔽层充分覆盖密封树脂层或配线基板区域的侧面的担忧。如果利用足够厚度的导电性屏蔽层覆盖密封树脂层或配线基板区域的侧面，则金属材料较厚地堆积于不存在障碍物的密封树脂层的上表面，导电性屏蔽层的形成成本增加。另外，厚度较薄的集合基板的半切的切口深度难以控制，根据情况，有导致半导体封装体单片化的担忧。根据这种情况，寻求当应用溅镀法在封装体表面形成导电性屏蔽层时，更确实且低成本地形成导电性屏蔽层的技术。
【发明内容】
[0007]本发明提供一种当应用溅镀法在封装体表面形成导电性屏蔽层时，可提高导电性屏蔽层的形成性的半导体装置的制造方法。
[0008]实施方式的半导体装置的制造方法包括如下步骤:准备多个被处理物，这些多个被处理物包含配线基板、搭载于配线基板上的半导体芯片、及以将半导体芯片密封的方式设置于配线基板上的密封树脂层；准备包括多个被处理物收纳部的托盘；在托盘的多个被处理物收纳部内，以密封树脂层的上表面及侧面与配线基板的侧面的至少一部分露出的方式，分别配置被处理物；以及对配置于托盘的被处理物收纳部内的被处理物溅镀金属材料，形成覆盖密封树脂层的上表面及侧面与配线基板的侧面的至少一部分的导电性屏蔽层。
【附图说明】
[0009]图1是表示通过实施方式的制造方法而制造的半导体装置的俯视图。
[0010]图2是图1所示的半导体装置的剖视图。
[0011]图3是表示形成图1所示的半导体装置的导电性屏蔽层之前的状态的剖视图。
[0012]图4是表示实施方式的制造方法中使用的托盘的第I例的平面图。
[0013]图5是将图4所示的托盘的一部分放大表示的平面图。
[0014]图6是沿图5的A-A线的剖视图。
[0015]图7(a)及(b)是表示使用图4至图6所示的托盘的半导体装置的制造步骤的剖视图。
[0016]图8是将实施方式的制造方法中使用的托盘的第2例的一部分放大表示的平面图。
[0017]图9是沿图8的A-A线的剖视图。
[0018]图10是表示实施方式的制造方法中使用的托盘的第3例的平面图。
[0019]图11是将图10所示的托盘的一部分放大表示的平面图。
[0020]图12是沿图11的A-A线的剖视图。
[0021]图13是将实施方式的制造方法中使用的托盘的第4例的一部分放大表示的平面图。
[0022]图14是沿图13的A-A线的剖视图。
[0023]图15是表示使用图13及图14所示的托盘的溅镀步骤中的溅镀膜的形成状态的剖视图。
【具体实施方式】
[0024]以下，对实施方式的半导体装置的制造方法进行说明。
[0025](半导体装置)
[0026]首先，参照图1及图2对通过实施方式的制造方法制造的半导体装置进行说明。图1是半导体装置的俯视图，图2是半导体装置的剖视图。这些图所示的半导体装置I是附有屏蔽功能的半导体装置，包括:配线基板2 ;半导体芯片3，搭载于配线基板2的第I面2a上；密封树脂层4，密封半导体芯片3 ;及导电性屏蔽层5，覆盖密封树脂层4的上表面及侧面与配线基板2的侧面的至少一部分。此外，密封树脂层4的上表面等中的上下方向是以将配线基板2的搭载着半导体芯片3的面设为上的情况为基准。
[0027]配线基板2具有绝缘树脂基材作为绝缘基材6。在绝缘基材6的上表面设置着第I配线层，该第I配线层具有成为与半导体芯片3的电性连接部的内部连接端子7。在绝缘基材6的下表面设置着第2配线层，该第2配线层具有成为与外部设备等的电性连接部的外部连接端子8。在第I及第2配线层上分别形成着阻焊层9。配线基板2也可以为硅中介层(silicon interposer)等。第I配线层与第2配线层例如经由以贯通绝缘基材6的方式设置的通孔(未图示)而电性连接。第I及第2配线层或包含通孔的配线基板2的配线网具有在绝缘基材6的侧面露出一部分的接地配线。
[0028]在图2中表示形成于绝缘基材6的内部的固体膜状(或网状膜状)的接地配线10。接地配线10是防止无用电磁波经由配线基板2而泄露至外部。接地配线10的端部在绝缘基材6的侧面露出。接地配线10的从绝缘基材6露出的部分成为与导电性屏蔽层5的电性连接部。此处表示固体膜状的接地配线10，但接地配线10的形状并不限定于此。从绝缘基材6的侧面露出一部分的接地配线也可以为通孔。在使作为接地配线的通孔从绝缘基材6的侧面露出的情况下，为了使露出面积增大，优选将通孔的至少一部分沿绝缘基材6的厚度方向切断，使该切断面在绝缘基材6的侧面露出。
[0029]在配线基板2的第I面2a上搭载着半导体芯片3。半导体芯片3是经由接著层11而接著于配线基板2的第I面2a。设置于半导体芯片3的上表面的电极垫12是经由Au线等接合线13而与配线基板2的内部连接端子7电性连接。进而，在配线基板2的第I面2a上，形成着将半导体芯片3与接合线13等一并密封的密封树脂层4。密封树脂层4的上表面及侧面与配线基板2的侧面的至少一部分是由导电性屏蔽层5覆盖。导电性屏蔽层5是与接地配线10的从绝缘基材6的侧面露出的部分电性连接。
[0030]在防止从密封树脂层4内的半导体芯片3或配线基板2的配线层放射的无用电磁波向外部泄露、或防止从外部设备放射的电磁波对半导体芯片3造成不良影响的方面，导电性屏蔽层5优选由电阻率较低的金属材料层形成，例如应用使用有铜、银、镍等的金属材料层。导电性屏蔽层5的厚度优选基于该导电性屏蔽层5的电阻率而设定。例如优选以将导电性屏蔽层5的电阻率除以厚度所得的薄片电阻值成为小于等于0.5Ω的方式，设定导电性屏蔽层5的厚度。通过将导电性屏蔽层5的薄片电阻值设为小于等于0.5 Ω，可再现性良好地抑制无用电磁波从密封树脂层4泄露或从外部设备放射的电磁波向密封树脂层4内的侵入等。
[0031]从半导体芯片3等放射的无用电磁波或从外部设备放射的电磁波是被覆盖密封树脂层4的导电性屏蔽层5遮断。因此，可抑制无用电磁波经由密封树脂层4泄露至外部、或来自外部的电磁波侵入至密封树脂层4内。有电磁波也从配线基板2的侧面泄露或侵入的担忧。因此，导电性屏蔽层5优选覆盖配线基板2的侧面整体。图2表示利用导电性屏蔽层5覆盖配线基板2的侧面整体的状态。由此，可有效地抑制电磁波从配线基板2的侧面泄露或侵入。虽然在图2中省略图示，但也可以视需要利用耐蚀性或耐迁移性等优异的保护层(例如不锈钢层等铁系保护层)覆盖导电性屏蔽层5。
[0032](半导体装置的制造方法)
[0033]接下来，对实施方式的半导体装置I的制造步骤进行说明。首先，通过应用通常的半导体封装体的制造步骤，并实施至如图3所示那样形成导电性屏蔽层5之前的步骤为止，而制作不具有导电性屏蔽层5的半导体封装体20。即，制作不具有导电性屏蔽层5的半导体封装体20作为应用溅镀法的导电性屏蔽层5的形成步骤、即导电性屏蔽层5的溅镀成膜步骤中的被处理物。不具有导电性屏蔽层5的半导体封装体20例如以如下方式制作。
[0034]首先，在多孔的集合基板的各配线基板区域(2)分别搭载半导体芯片3。