半导体装置的制造方法以及半导体装置的制造方法
【专利说明】半导体装置的制造方法以及半导体装置
[0001]本申请要求2013年12月11日申请的日本专利申请编号2013 — 256070的优先权，将该日本专利申请的全部内容援弓I到本申请中。
技术领域
[0002]本实施方式一般涉及半导体装置的制造方法以及半导体装置。
【背景技术】
[0003]伴随着近年来的半导体集成电路的高集成化以及高性能化，针对具有在垂直方向层叠了布线的多层布线层的半导体装置的研究在不断发展。
[0004]作为这种半导体装置所具有的多层布线层的制造方法，公知有以下的方法。首先，在第一半导体基板上形成第一布线层。第一布线层具有通过CMP(Chemical MechanicalPolishing)法被研磨的表面。从该表面露出布线或者通孔导电体等导电层、以及绝缘层。接着，在第二半导体基板上形成第二布线层。第二布线层具有通过CMP法被研磨的表面。从该表面露出布线或者通孔导电体等导电层、以及绝缘层。接下来，对第一半导体基板以及第二半导体基板施加压接负载，来将第一布线层的表面与第二布线层的表面固相接合(SolidState Bonding)。这样，可制造多层布线层。
[0005]具有这样制造的多层布线层的半导体装置由于通过使第一布线层的表面与第二布线层的表面固相接合而制造，所以容易防止电磁放射噪声。并且，具有如此制造的多层布线层的半导体装置由于通过将通孔导电体彼此固相接合而制造，所以能够缩短布线，并且各易制造。
[0006]在上述的半导体装置的制造方法中，希望能够使从第一布线层的表面露出的导电层与从第二布线层的表面露出的导电层可靠地接合，来制造可靠性更高的半导体装置的制造方法。
【发明内容】
[0007]本发明想要解决的课题在于，提供一种可靠性高的半导体装置的制造方法以及半导体装置。
[0008]一个实施方式的半导体装置的制造方法的特征在于，在第一基板上形成具有第一导电层以及第一绝缘层且所述第一导电层以及所述第一绝缘层从表面露出的第一布线层，在第二基板上形成具有第二导电层以及第二绝缘层且所述第二导电层以及所述第二绝缘层从表面露出的第二布线层，通过使所述第一绝缘膜的表面中的、包括所述第一导电层的周围在内的一部分区域比所述第一导电层的表面低，在所述第一绝缘层的表面形成第一非接合面，将所述第一导电层的表面与所述第二导电层的表面电连接，并且，将除了所述第一非接合面的所述第一绝缘层的表面与所述第二绝缘层的表面接合。
[0009]另一个实施方式的半导体装置的特征在于，具备:第一布线层，其具有第一导电层以及第一绝缘层，并在所述第一绝缘层的表面中的、包括所述第一导电层的周围在内的一部分区域具有使所述第一导电层以凸状突出的第一非接合面；和第二布线层，其具有与所述第一导电层的表面接合的第二导电层以及与除了所述第一非接合面的所述第一绝缘层的表面接合的第二绝缘层。
[0010]根据上述构成的半导体装置的制造方法以及半导体装置，能够提供可靠性高的半导体装置的制造方法以及半导体装置。
【附图说明】
[0011]图1是示意性地表示通过第一实施例涉及的半导体装置的制造方法制造的半导体装置的主要部分的剖视图。
[0012]图2是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0013]图3是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0014]图4是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0015]图5是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0016]图6是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0017]图7是从上侧观察图6所示的工序中的第一半导体晶片(wafer)的俯视图。
[0018]图8是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0019]图9是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的首1J视图。
[0020]图10是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
[0021]图11是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
[0022]图12是示意性地表示第一绝缘层与第二绝缘层的接合区域以及非接合区域的俯视图。
[0023]图13是用于对第一实施例涉及的半导体装置的制造方法进行说明的与图1对应的剖视图。
[0024]图14是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
[0025]图15是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
[0026]图16是用于对比较例涉及的半导体装置的制造方法进行说明的剖视图。
[0027]图17是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
[0028]图18是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
[0029]图19是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
[0030]图20是用于对第二实施例涉及的半导体装置的制造方法进行说明的剖视图。
[0031]图21是从上侧观察变形例涉及的形成有抗蚀层的第一半导体晶片的俯视图。
[0032]图22是示意性地表示在变形例涉及的形成了抗蚀层之后的工序中，将下层部与上层部固相接合时的第一绝缘层与第二绝缘层的接合区域以及非接合区域的俯视图。
【具体实施方式】
[0033]以下，对本实施例涉及的半导体装置的制造方法以及半导体装置进行说明。
[0034](第一实施例)
[0035]图1是示意性地表示通过实施例涉及的半导体装置的制造方法制造的半导体装置10的主要部分的剖视图。图1所示的半导体装置10具有通过作为第一部分的下层部Ila与作为第二部分的上层部Ilb相互固相接合(对应日文:固相接合)而形成的多层布线层11。
[0036]S卩，作为第一部分的下层部Ila具有第一基板12a以及形成在第一基板12a上的第一布线层13a。第一布线层13a具有第一布线15a及第一通孔导电体16a等第一导电层、以及第一绝缘层14a。第一导电层在第一绝缘层14a内形成于中部。此外，也可以构成为图示的第一布线15a是第一布线层13a的最上层布线，第一布线层13a具有包括该最上层布线15a的多层布线构造。
[0037]从第一布线层13a的表面露出作为绝缘区域的第一绝缘层14a，并且作为导电区域例如露出第一通孔导电体16a。由第一绝缘层14a构成的绝缘区域在其一部分中为凹状，作为导电区域的第一通孔导电体16a从绝缘区域的凹状的区域以凸状突出而露出。其中，在以下的说明中，将第一绝缘层14a的凹状的区域的底面称为第一非接触面。第一通孔导电体16a从第一非接触面以凸状突出。
[0038]由这样的绝缘区域以及导电区域、即除去第一非接触面的第一绝缘层14a的表面以及第一通孔导电体16a的上端表面构成第一接合面Sa。
[0039]作为第二部分的上层部Ilb也同样具有第二基板12b以及形成在第二基板12b上的第二布线层13b。第二布线层13b具有第二布线15b及第二通孔导电体16b等第二导电层、以及第二绝缘层14b。第二导电层形成在第二绝缘层14b内。此外，也可以构成为图示的第二布线15b是第二布线层13b的最上层布线，第二布线层13b具有包括该最上层布线15b的多层布线构造。
[0040]从第二布线层13b的表面露出作为绝缘区域的第二绝缘层14b，并且作为导电区域例如露出第二通孔导电体16b。由第二绝缘层14b构成的绝缘区域在其一部分中为凹状，作为导电区域的第二通孔导电体16b从绝缘区域的凹状的区域以凸状突出而露出。其中，在以下的说明中，将第二绝缘层14b的凹状的区域的底面称为第二非接触面。第二通孔导电体16b从第二非接触面以凸状突出。
[0041]由这样的绝缘区域以及导电区域、即除去第二非接触面的第二绝缘层14b的表面以及从该表面露出的第二通孔导电体16b的上端表面构成第二接合面Sb。
[0042]而且，图1所示的半导体装置10的多层布线层11通过下层部Ila的第一接合面Sa与上层部Ilb的第二接合面Sb固相接合，并且，下层部Ila的第一接合面Sa的导电区域(第一通孔导电体16a的上端表面)与上层部Ilb的第二接合面Sb的导电区域(第二通孔导电体16b的上端表面)固相接合，下层部Ila的第一非接合面与上层部Ilb的第二非接合面相互分离而形成。结果，下层部Ila与上层部Ilb接合成在第一非接合面与第二非接合面之间形成空间。
[0043]此外，虽然省略了图示，但在下层部Ila以及上层部Ilb中实际上分别制作安装了晶体管、电容器等半导体元件。
[0044]这样的多层布线层11例如作为将设于上层部Ilb的接受光的传感器部与对在设于下层部Ila的传感器部中获得的信号进行处理的逻辑电路电连接的布线层而利用。
[0045]以下，参照图2?图13，对图1所示的半导体装置10的制造方法进行说明。除了图7、图12的图2?图13分别是用于对第一实施例涉及的半导体装置10的制造方法进行说明的与图1对应的剖视图。图7是从上侧观察图6所示的工序中的第一半导体晶片的俯视图，图12是示意性地表示第一