半导体封装件及其制法
【技术领域】
[0001] 本发明涉及一种半导体封装件，尤指一种能提升电气效能的半导体封装件。
【背景技术】
[0002] 随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积 度方向发展，集成电路的积集度的增加，芯片的封装技术也越来越多样化。
[0003] 其中，覆晶接合技术（FlipChipInterconnectTechnology,简称FC)具有缩小芯 片封装体积及缩短讯号传输路径等优点，目前已经广泛应用于芯片封装领域，例如应用于 芯片尺寸封装（ChipScalePackage,CSP)等等。
[0004] 详言之，覆晶接合技术，是利用面数组的方式将多个焊垫配置于电子组件的表面 上，并在该等焊垫上形成导电凸块，并以回焊的方式让电子组件上的多个导电凸块与承载 件上的多个焊料分别对应接合，以使电子组件与承载件可透过这些导电凸块与这些焊料来 相互电性与机械性连接。
[0005] 应用覆晶接合技术接合的芯片尺寸封装的种类繁多，其中一种是直接在晶圆上完 成封装的晶圆级芯片尺寸封装（WLCSP)。晶圆级芯片尺寸封装的特征在芯片表面上形成重 分布层（ReDistributionLayer,RDL)，藉以将原先排列于电子组件四周的焊垫，以面数组 的方式重新分布于电子组件的表面上，故可增加焊垫间的间距，可对应符合印刷电路板I/O 数少、接点间距宽的需求。
[0006] 此外，更以人工或自动化的方式，将焊料装配于上述的焊垫，使得电子组件得以藉 由焊垫的焊料，而与印刷电路板上的接点相电性连接。
[0007] 然而，在回焊的过程中，由于这些导电凸块会与这些焊料熔接，相邻的导电凸块或 焊料因熔化而产生互相接触，导致产品良率不佳的问题，因此在芯片相邻的焊垫间须预留 一定宽度或者减少焊料的用量，以避免在回焊之后相邻导电凸块桥接的缺点。
[0008] 此外，由于电子组件与承载件之间可能因热膨胀系数不匹配而产生热应力，因此 电子组件与承载件之间通常会填入一底胶（underfill)，使其包覆导电凸块及焊料，以避 免导电凸块在长时间受到电子组件与承载件间的热应力的反复作用下，发生横向断裂的现 象。
[0009] 举例而言，如图1所示的现有半导体封装件1，包括：承载件10 ;具有多个导电凸 块110的电子组件11，其设置并电性连接于该承载件10上；形成于多个该导电凸块110与 承载件10间的焊料12,且多个该导电凸块110藉由焊料12电性与机械性连接该承载件10 ; 以及底胶13,形成于该电子组件11与承载件10间，使多个该导电凸块110与焊料12嵌埋 于其中。然而，近几年来，为了避免回焊后相邻凸块发生桥接的问题，除了增加电子组件的 焊垫间的间距外，更减少了减少焊料的用量，使焊料12'与导电凸块110无法电性或机械性 连接，而衍生出更严重的不沾锡（Non-wetting)的缺点。
[0010] 此外，业界还研发出使用压迫异方性导电膜（AnisotropicConductiveFilm, ACF)的覆晶接合技术，该异方性导电膜包含以绝缘薄膜91包覆导电晶球92构成的复合颗 粒9(如图r所示）。覆晶接合时，以压迫异方性导电膜的方式使该复合颗粒9破裂，以露 出导电晶球92,藉此进行导通，然而，压迫异方性导电膜的电阻较高、需于高压下固化、该复 合颗粒的价格昂贵，且导电晶球92的大小若设计不良更可能发生桥接的问题品质不稳定， 而导致生产成本相对的提高，遂难以普及至电子产业。
[0011] 因此，如何提供在焊料较少的情况下能够避免发生不沾锡的缺失，又能有效避免 桥接，更能防止导电凸块断裂的半导体封装件，实为业界迫切待开发的方向。
【发明内容】
[0012] 鉴于上述现有技术的缺失，本发明的目的为提供一种半导体封装件及其制法，能 提升整体半导体封装件的电气效能。
[0013]本发明的半导体封装件，包括：第一电子组件；形成于该第一电子组件的表面上 的多个导电组件；第二电子组件，其具有多个导电凸块，以供该第二电子组件藉由该多个导 电凸块设置于该第一电子组件上，且该导电凸块对应电性连接至该导电组件；以及形成于 该第二电子组件与第一电子组件间的底胶，且该底胶包覆该导电凸块及导电组件，其中，该 底胶包括：多个粒径介于0. 1至1ym的导电颗粒；及多个粒径介于1至10ym的绝缘颗粒。
[0014]本发明还提供一种半导体封装件的制法，包括：将第二电子组件藉由多个导电凸 块设置于该第一电子组件上的导电组件；以及填充底胶于该第二电子组件与第一电子组件 之间，以包覆该导电凸块及导电组件，其中，该底胶包括：多个粒径介于0. 1至1ym的导电 颗粒；及多个粒径介于1至10um的绝缘颗粒。
[0015] 前述的半导体封装件及其制法中，该底胶中还包括聚合物，且以该底胶的总重量 计，该聚合物的含量介于35至50重量％。
[0016] 前述的半导体封装件中，当部分该导电凸块无法电性连接至该导电组件时，填充 于部分该导电凸块与导电组件间的底胶中，该导电颗粒的含量大于该绝缘颗粒的含量。
[0017] 于前述的半导体封装件的制法中，部分该导电凸块与其对应的该导电组件间具有 间隙，故该底胶还填充于部分该导电凸块与其对应的该导电组件间，且于填充于部分该导 电凸块与导电组件间的底胶中，该导电颗粒的含量大于该绝缘颗粒的含量。
[0018] 于前述的半导体封装件的制法中，还包括于填充底胶于该第一电子组件与第二电 子组件间后，以100至200°c烘烤该半导体封装件，并藉此使该导电凸块与导电组件的电位 差改变，俾使该底胶中所含的导电颗粒趋向于部分该导电凸块与其对应的该导电组件间， 达到提升部分该导电凸块与其对应的该导电组件间所填充的底胶中的导电颗粒的含量的 效果。
[0019] 于前述的半导体封装件及其制法中，该导电颗粒的尺寸小于该绝缘颗粒的尺寸。
[0020] 于前述的半导体封装件及其制法中，以该底胶的总重量计，该导电颗粒的含量介 于5至20重量％。
[0021] 于前述的半导体封装件及其制法中，以该底胶的总重量计，该绝缘颗粒的含量介 于45至60重量％。
[0022] 于前述的半导体封装件及其制法中，以该底胶的总重量计，该聚合物的含量介于 35至5