过第三引脚实现与第二芯片与外部电路之间的电连接，此外，第二芯片上的电极还可先通过第二电连接体、第二引脚、第一电连接体组成的导电路径与第一芯片的电极电连接后，再通过第一电连接体、第二引脚、第一导电柱以及第一引脚组成的导电路径引出，最终通过第一引脚实现与外部电路的电连接。因此，本发明所提供的芯片封装结构还可实现多芯片的叠层封装，且在多芯片的封装组件中，由于导电路径的电流处理能力较强，且无需使用引线键合，可有效的提高了芯片封装的可靠性，降低了封装电阻和厚度。
[0072]本申请还提供了一种芯片封装结构的制造方法，下面将以具体实施例来进一步详细的阐述本发明提供的芯片封装结构的制造方法。
[0073]图3a_图3f为根据本发明实施例的一种芯片封装结构的制造工艺流程中各个工艺步骤形成结构的剖面示意图。
[0074]参考图3a所示，在封装基板00上形成具有承载盘011和第一引脚012的引线框架01，第一引脚012位于承载盘011周围。形成引线框架01的方法可具体包括:现在封装基板00上形成一层第一导电层，例如铜层，然后图案化(利用掩模进行蚀刻工艺来实现)第一导电层，使得第一导电层形成具有位于中间的承载盘和位于周围的第一引脚的引线框架10。当然，具有这样特征的引线框架10也可以直接提供，或者通过其它方式来制备。此夕卜，在形成引线框架01时，也可使形成的承载盘011具有一个延伸部分，且使该延伸部分作为一个第一引脚012，以实现承载盘011与一个第一引脚012的电连接，即在制作所述引线框架01时，使承载盘011和一个第一引脚012 —体成型。
[0075]参考图3b所示，在第一引脚012上形成第一导电柱02，第一导电柱02与第一引脚012电连接，且具有一定的高度，该高度根据后续需要封装的芯片的厚度来决定。可以采用电镀的方式在第一引脚012上形成第一导电柱02，第电镀材料可以选用与第一引脚012相同的材料，例如金属铜。
[0076]参考图3c所示，将第一芯片03的背表面贴装于承载盘011上，所述背表面为与第一芯片03的有源面相对的一面，第一芯片03的有源面的电极焊盘上设置有第一电连接体04，可通过在第一芯片03的有源面的电极焊盘上形成金属层或导电凸块形成第一电连接体04。若所述背表面上具有背表面电极，则可使背表面电极通过焊料或导电胶贴装于承载盘011上，以与承载盘011电连接。若承载盘011的延伸部分作为一个第一引脚012，则实现了该第一引脚所引出的电极与承载盘011所引出电极电连接。
[0077]参考图3d所示，采用塑封料，进行第一塑封工艺，使塑封料覆盖于封装基板之上，用于包封(包封指全部封住，即第一芯片没有被第一塑封体裸露在外的部分)第一芯片03和囊封(囊封指不完全封住，即引线框架还有一部分裸露在第一塑封体之外)所述引线框架01，以形成具有第一表面和与第一表面相对的第二表面的第一塑封体05，其中，使第一导电柱02和第一电连接体04均裸露于所述第一表面上。为实现具有这样特性的第一塑封体05，在完成第一次塑封工艺后，塑封料可能会覆盖在第一导电柱02和第一电连接体04之上，因此，还需要研磨塑封体05的第一表面，直到所述第一表面裸露出所述第一导电柱02和第一电连接体04为止。
[0078]参考图3e所不，在第一塑封体05的第一表面上形成将所述第一导电柱02和第一电连接体04实现电连接的第二引脚06。形成第二引脚06的具体方法可以包括:在所述第一表面上形成第二导电层，图案化第二导电层，以形成第二引脚。第二引脚的数量可以为一个或多个，其由第一芯片03的有源面上的电极或电路来决定。每一个第二引脚06将一个第一导电柱02和之上一个第一电连接体04电连接。
[0079]继续参考图3f所示，进一步的，还可在所述第一表面上利用塑封料，进行第二次塑封工艺，使塑封料包封第二引脚06，以形成第二塑封体07。在形成第二塑封体07后，去除封装基板00，使所述第一引脚012和承载盘011均裸露于所述第一塑封体05的第二表面上，便可获得如图1所示的芯片封装结构，所述第二表面为与所述第一表面相对的一面。
[0080]由上可见，在本发明提供的芯片封装结构的制造方法中，使芯片有源面上的电极焊盘通过由第一电连接体、第二引脚、第一导电柱以及第一引脚构成导电路径引出，最终由第一引脚实现芯片与外部电路之间的电连接。这种引出电极的方式，第二引脚和第一导电柱的截面(与电流流向垂直方向的截面)面积与导电路径的长度之比远大于引线键合的截面与导电路径的长度之比。因此，本发明的这种引出电极的方式，相比引线键合的方式，可有效的降低封装电阻，且由于本发明的这种方式无需采用焊料焊接，可避免虚焊现象，可提高芯片封装的可靠性。此外，由于第二引脚的厚度可以做得比较薄，使得芯片的封装厚度更加接近裸芯片的厚度，可更好的迎合人们对器件薄型化的需求。
[0081]进一步的，在上述工艺过程中，还可加入下列过程，在所述封装基板上形成述引线框架01时，还可使形成的引线框架01还包括同样位于所述承载盘011周围的第三引脚013。
[0082]在将第一芯片03的背表面贴装于所述承载盘011上之前，在所述第三引脚上形成第二导电柱08，在形成所述第一塑封体05时，使所述第一表面裸露还出所述第二导电柱08。第二导电柱08的形成方法与在第一引脚012上形成第一导电柱02的方法可相同，二者可在同一个工艺步骤中形成。
[0083]在形成所述第一塑封体05之后，在所述第一表面上形成与所述第二导电柱08电连接的第四引脚09，第四引脚09可与第三引脚06在同一个工艺步骤中形成。
[0084]将第二芯片10的有源面朝向第一塑封体05的第一表面，将其上的电极焊盘通过第二电连接体11电连接到所述第四引脚上，以使第二芯片10上电极通过与第四引脚09电连接的第三引脚08引出，以与外部电路电连接，其中第二电连接体11可以为导电凸块或者焊料。此外，在其它实施例中，还可使第二芯片10的有源面背向第一塑封体05的第一表面，即将第二芯片10的背表面放置于第一塑封体05的第一表面之上，再将有源面的电极焊盘通过第二电连接体11与第四引脚09或第二引脚06电连接。其中，第二芯片10的背表面为与有源面相对的一面，第二电连接体11可以为金属引线。
[0085]更进一步的，在进行该步骤的同时，还可使第二芯片10的有源面上的电极焊盘通过第二电连接体11电连接到所述第二引脚06上，以先实现第二芯片10与第一芯03片之间的电连接，然后再将二者连接的节点引出与外部电路连接。
[0086]在形成第二塑封体07时，使所述第二塑封体07还包封所述第四引脚09、第二芯片10。此外，在在形成第一塑封体05时，使所述第二表面还裸露出所述第三引脚08，以使第三引脚可与外部电路电连接。
[0087]由此可见，本发明提供的芯片封装结构的制造方法还可实现多芯片层的封装，使第二芯片上电极可通过第二电连接体、第四引脚以及第三引脚组成的路径引出，最终通过第三引脚实现与第二芯片与外部电路之间的电连接，此外，第二芯片上的电极还可先通过第二电连接体、第二引脚、第一电连接体组成的导电路径与第一芯片的电极电连接后，再通过第一电连接体、第二引脚、