半导体装置及其制造方法
【技术领域】
[0001]本发明涉及半导体装置。
【背景技术】
[0002]以往，已知在半导体装置中，通过在干式蚀刻后实施湿式蚀刻，来抑制漏电电流，提高半导体装置的电特性的方法(例如，专利文献1、2)。
[0003]专利文献1:日本特开2010 - 62381号公报
[0004]专利文献2:日本特开2010 - 40697号公报
[0005]但是，在这些方法中，仅通过湿式蚀刻除去由于干式蚀刻所产生的损伤层，作为用于提高电特性的方法并不充分。因此，期望进一步提高电特性的方法。另外，在以往的半导体装置中，期望提高其小型化、省资源化、制造的容易化、制造的精确度、作业性等。
【发明内容】
[0006]本发明是为了解决上述的课题的至少一部分而提出的，能够作为以下的方式实现。
[0007](I)根据本发明的一方式，提供使用了六方晶系的半导体的半导体装置。该半导体装置是使用了六方晶系的半导体的半导体装置，具备:半导体基板；第一 N型半导体层，其层叠在上述半导体基板上；P型半导体层，其层叠在上述第一 N型半导体层上；第二 N型半导体层，其层叠在上述P型半导体层上；以及槽部，其贯通上述第二 N型半导体层和上述P型半导体层到达上述第一 N型半导体层；上述槽部的长边方向是相对于[11 - 20]轴垂直±15°以下，上述槽部的侧壁具备与
[0001]轴垂直的条纹状的凹凸。根据该方式，与在槽部的侧壁没有凹凸的情况相比较，槽部的侧壁的表面积增加。其结果，能够提高半导体装置的电特性。例如，在半导体装置为纵型MOSFET的情况下，能够使半导体元件的每一个元件的源极-漏极间的电流密度提高。
[0008](2)在上述方式的半导体装置中，也可以还具备经由绝缘膜在上述槽部形成的电极。根据该方式，在经由绝缘膜形成有电极的槽部，能够提高电特性。
[0009](3)在上述方式的半导体装置中，也可以上述半导体装置为MOSFET。根据该方式，能够进一步提高半导体装置的电特性。
[0010](4)在上述方式的半导体装置中，也可以上述凹凸的与
[0001]轴垂直的一边的长度在1nm以上200nm以下。根据该方式，能够抑制制造成本，并且能够不进行过度的蚀刻，而提高半导体装置的电特性。
[0011](5)在上述方式的半导体装置中，也可以上述槽部的侧壁的表面积与没有上述凹凸的槽部的侧壁的表面积相比较在1.1倍以上。根据该方式，作为结果，能够提高半导体装置的电特性。
[0012](6)在上述方式的半导体装置中，也可以上述槽部的侧壁与上述槽部的底面的角度为90°至95°。根据该方式，能够抑制槽部的底面的电场集中。其结果，能够提高半导体装置的耐压。
[0013](7)在上述方式的半导体装置中，也可以上述槽部的侧壁的凹凸的厚度在单元间距的5%以下。根据该方式，能够抑制凹凸在半导体装置所占的比例，所以能够实现半导体装置的微细化。
[0014](8)在上述方式的半导体装置中，也可以上述半导体主要由氮化镓形成。
[0015](9)根据本发明的一方式，提供使用了六方晶系的半导体的半导体装置的制造方法。该半导体装置的制造方法具备:准备具备层叠在半导体基板上的第一 N型半导体层、层叠在上述第一 N型半导体层上的P型半导体层、以及层叠在上述P型半导体层上的第二 N型半导体层的半导体装置的中间产品的工序；在上述第二 N型半导体层上利用光致抗蚀剂进行图案化的工序，在该工序中，以图案的长边方向相对于[11 一 20]轴垂直±15°以下的方式进行图案化；在进行了上述图案化的工序之后，通过干式蚀刻形成贯通上述第二 N型半导体层和上述P型半导体层到达上述第一 N型半导体层的槽部的工序；以及在形成了上述槽部之后，通过湿式蚀刻，在上述槽部的侧壁形成凹凸的工序。根据该方式，能够提高半导体装置的电特性。
[0016]上述的本发明的各方式具有的多个构成要素并非全部必需，为了解决上述的课题的一部分或者全部，或者，为了实现本说明书所记载的效果的一部分或者全部，能够适当地对上述多个构成要素的一部分的构成要素进行变更、删除、与新的其他的构成要素的替换、限定内容的一部分的删除。另外，为了解决上述的课题的一部分或者全部，或者，为了实现本说明书所记载的效果的一部分或者全部，也能够将上述的本发明的一方式所包含的技术特征的一部分或者全部与上述的本发明的其他的方式所包含的技术特征的一部分或者全部组合，作为本发明的独立的一方式。
[0017]本发明也能够以半导体装置及其制造方法以外的各种方式实现。例如，本申请发明能够以安装了上述方式的半导体装置的电气设备、制造上述方式的半导体装置的制造装置等方式实现。
[0018]根据该方式，与在槽部的侧壁没有凹凸的情况相比较，槽部的侧壁的表面积增加。其结果，能够提高半导体装置的电特性。例如，在半导体装置为纵型MOSFET的情况下，能够使半导体元件的每一个元件的源极-漏极间的电流密度提高。
【附图说明】
[0019]图1是示意地表示第一实施方式中的半导体装置10的结构的剖视图。
[0020]图2是表示半导体装置10的制造方法的工序图。
[0021]图3是表示半导体装置10的中间产品的剖视图。
[0022]图4是表示具备凹部182和凹部186的半导体装置10的中间产品的剖视图。
[0023]图5是表示层叠了光致抗蚀剂和绝缘膜的半导体装置10的中间产品的剖视图。
[0024]图6是表示N型半导体层140的一部分露出的半导体装置10的中间产品的剖视图。
[0025]图7是表示干式蚀刻后的半导体装置10的中间产品的剖视图。
[0026]图8是表示湿式蚀刻前后的半导体装置10的中间产品的示意图。
[0027]图9是放大示出槽部184的侧壁185的示意图。
[0028]图10是表示除去了绝缘膜的中间产品的剖视图。
[0029]图11是表示形成有电极230和电极240的中间产品的剖视图。
[0030]图12是表示在侧壁185具备凹凸的半导体装置、和在侧壁185不具备凹凸的半导体装置的Id - Vg测定中将不具备凹凸的半导体装置的Id的平均值设为I的情况下的Id之比的图。
[0031]图13是表示作为体电极的电极230和作为源电极的电极440在一部分重合的半导体装置20的图。
[0032]附图标记的说明:10...半导体装置，20...半导体装置，110...基板，182...凹部，184…槽部，185…侧壁，186…凹部，210…电极，230…电极，240…电极，250…电极，300…绝缘膜，340…绝缘膜，400…光致抗蚀剂，440…电极，C…距离。
【具体实施方式】
[0033]A.第一实施方式:
[0034]Al.半导体装置10的结构:
[0035]图1是示意地表示第一实施方式中的半导体装置10的结构的剖视图。半导体装置10是使用氮化镓(GaN)形成的GaN系的半导体装置。在本实施方式中，半导体装置10是沟槽栅型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)，使用于电力控制，也称为功率器件。
[0036]半导体装置10具备基板110、N型半导体层120、P型半导体层130、N型半导体层140、电极210、230、240、250、以及绝缘膜340。半导体装置10是NPN型的半导体装置，具有N型半导体层120、P型半导体层130、以及N型半导体层140依次接合的结构。此外，“基板110”也称为“半导体基板110”，“N型半导体层120”也称为“第一 N型半导体层120”，“N型半导体层140”也称为“第二 N型半导体层140”。
[0037]半导体装置10的N型半导体层120、P型半导体层130、以及N型半导体层140是通过有机金属气相生长法(MOCVD:Metal Organic Chemical Vapor Deposit1n)的晶体生长而形成的半导体层。在半导体装置10，通过干式蚀刻，形成有凹部182、槽部184、以及凹部 186。
[0038]图1图示有相互正交的XYZ轴。图1的XYZ轴中，X轴是沿N型半导体层120针对基板110层叠的层叠方向的轴。沿X轴的X轴方向中，+X轴方向是从基板110朝向N型半导体层120的方向，一 X轴方向是与+X轴方向对置的方向。图1的XYZ轴中，Y轴以及Z轴是与X轴正交并且彼此正交的轴。沿Y轴的Y轴方向中，+Y轴方向是从图1的纸面左方朝向纸面右方的方向，一 Y轴方向是与+Y轴方向对置的方向。沿Z轴的Z轴方向中，+Z轴方向是从图1的纸面近前朝向纸面里面的方向，一 Z轴方向是与+Z轴方向对置的方向。在本实施方式中，X轴是
[0001]轴，Y轴是[11 - 20]轴，Z轴是[1- 100]轴。
[0039]半导体装置10的基板110是沿由Y轴以及Z轴规定的面