半导体装置及其制造方法
【专利说明】半导体装置及其制造方法
[0001]本申请享受以日本专利申请2014 — 51899号(申请日:2014年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
[0002]本发明的实施方式涉及半导体装置及其制造方法。
【背景技术】
[0003]在使用碳化硅(SiC)的半导体装置中，在其制造工艺中需要高温退火。但是，可以已知，若实施高温退火，则碳化硅中，碳缺损而成的碳空位(日语:空孔)必然增多。该碳空位具有捕获少数载流子的性质，会使元件中流动的少数载流子的寿命降低。由此有导通电阻上升的情况。因而，在使用碳化硅的半导体装置中，优选尽可能减少碳空位。
【发明内容】
[0004]本发明的实施方式提供能降低导通电阻的半导体装置及其制造方法。
[0005]实施方式的半导体装置，具备:第I电极；第2电极；第I导电型的第I半导体层，设在上述第I电极与上述第2电极之间，具有在从上述第I电极朝向上述第2电极的第I方向上碳空位密度变低的区域；第I导电型的第2半导体层，设在上述第I电极与上述第I半导体层之间，杂质元素浓度比上述第I半导体层高；以及第2导电型的多个第3半导体层，设在上述第2电极与上述第I半导体层之间。
【附图说明】
[0006]图1 (a)以及(b)是表示第I实施方式的半导体装置的示意剖面图。
[0007]图2(a)?(C)是表示参考例的半导体装置的制造过程的示意剖面图。
[0008]图3(a)?(d)是表示第I实施方式的半导体装置的制造过程的示意剖面图。
[0009]图4是表示第I导电型的碳化硅区域中的碳空位密度的示意图。
[0010]图5(a)以及(b)是第2实施方式的半导体装置的示意平面图。
[0011]图6(a)以及(b)是第2实施方式的半导体装置的示意平面图。
【具体实施方式】
[0012](第一实施方式)
[0013]以下，参照附图，对实施方式进行说明。在以下的说明中，对同一部件赋予同一符号，对一度说明过的部件适当地省略其说明。
[0014]图1(a)以及(b)是表示本实施方式的半导体装置的示意剖面图。
[0015]这里，图1(a)中，表示图1(b)的A — A’线的剖面。图1 (b)中，表示图1 (a)的C 一 C’线的剖面。
[0016]半导体装置I是上下电极构造的pin 二极管。图1(a)的箭头的范围Iu是半导体装置I的最小单元，实际上，该单元IU在Y方向上排列。
[0017]半导体装置I具备阴极电极10(第I电极)和阳极电极11(第2电极)。在阴极电极10与阳极电极11之间，设有n_型的半导体层20 (第I半导体层)。半导体层20相当于pin 二极管的i区域。
[0018]半导体装置I中，具有在从阴极电极10朝向阳极电极11的Z方向(第I方向)上半导体层20中的碳空位密度变低的区域(后述)。
[0019]在阴极电极10与半导体层20之间，设有n+型的半导体层21 (第2半导体层)。半导体层21的杂质浓度高于半导体层20的杂质浓度。半导体层21与阴极电极10相接。
[0020]在半导体层20与阳极电极11之间，设有P+型的半导体层30 (第3半导体层)。半导体层30包括多个区域，多个区域分别在与Z方向交叉的Y方向(第2方向)上排列。多个半导体层30在与Z方向和Y方向交叉的X方向(第3方向)上延伸(图1 (b))。
[0021]此外，相邻的半导体层30在Y方向上将半导体层20夹着。在相邻的半导体层30所夹的半导体层20与阳极电极11之间，设有氧化物层60。
[0022]另外，在实施方式中，对于n+型以及η型，可以称为第I导电型，对于P +型，可以称为第2导电型。这里，按η+型、η型的顺序，表示杂质浓度变低。
[0023]上述的“杂质浓度”是指，对半导体材料的导电性做出贡献的杂质元素的实际有效的浓度。例如，半导体材料中含有成为施主的杂质元素和成为受主的杂质元素的情况下，将活化的杂质元素之中的去除了施主和受主的抵消量后的浓度作为杂质浓度。
[0024]半导体层20、半导体层21以及半导体层30各自的主成分例如是碳化娃(SiC)。作为第I导电型的杂质元素，例如适用氮(N)等。作为第2导电型的杂质元素，例如适用铝(Al)等。
[0025]阴极电极10以及阳极电极11的材料是例如包含从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、钼(Pt)等的组中选择的至少I个的金属。
[0026]关于这些金属，可以是层叠构造。氧化物层60的材料是硅氧化物、或含有碳的硅氧化物、硅氮化物。
[0027]在说明本实施方式的半导体装置的制造过程之前，对参考例的半导体装置的制造过程进行说明。
[0028]图2(a)?(C)是表示参考例的半导体装置的制造过程的示意剖面图。
[0029]首先，在参考例中，如图2 (a)所示，在半导体层20的表层注入铝离子，并实施用于活化的退火处理，在半导体层20之上形成P+型的半导体层300。
[0030]这里，半导体层20中含有的4H - SiC结晶可以说不是硅(Si)和碳(C)完全I对I地结合的，而是存在碳空位25。例如，碳空位25是称作Z1/2的点缺陷。产生碳空位25的主要原因之一是制造工艺中必然发生的高温退火。此外，还有由于上述的铝离子的注入从而半导体层300中含有碳空位25的各种缺陷(例如，通过离子注入而产生的缺陷等)增加的情况。
[0031]该碳空位25具有捕获少数载流子的性质，会导致元件中流动的少数载流子(例如，空穴)的寿命降低。由此有导通电阻变高的情况。
[0032]为防止该情况，如图2(b)所示，有通过将半导体层300的表面在氧化气氛下加热从而在半导体层300之上形成氧化物层60的方法。氧化物层60例如通过热氧化法(温度:1300°C，几小时)形成。
[0033]通过半导体层300的表面氧化，氧化物层60成长，并且Cox作为气体向半导体层300的外方扩散，并且一部分碳原子26在半导体层300中以及半导体层20中扩散。
[0034]通过该碳原子26的扩散，碳原子26进入碳空位25，碳空位25消失。由此，可以认为，能够抑制上述的寿命降低。
[0035]但是，实际上，如图2(c)所示，存在碳原子26被包含半导体层300中生成的碳空位25在内的各种缺陷阻挡、无法充分扩散到半导体层20的情况。即，根据参考例的方法，无法解决寿命降低的问题的可能性高。
[0036]相对于此，图3 (a)?(d)是表示本实施方式的半导体装置的制造过程的示意剖面图。
[0037]本实施方式中，首先，如图3(a)所示，准备半导体层20和与半导体层20相接的半导体层21。接着，在与半导体层21相反侧的半导体层20的表面20s，通过离子注入法将P型杂质元素(铝离子)选择性地导入。由此，如图3(a)所示，形成与半导体层20相接的多个半导体层30。这里，多个半导体层30的导电型是P+型。此外，通过P型杂质元素的注入，半导体层30中包含碳空位25的结晶缺陷进一步增加。
[0038]但是，本实施方式中，由于在Y方向上排列有多个半导体层30，所以相邻的半导体层30所夹的半导体层20的表面露出(例如，图3(a)的区域27)。
[0039]接着，如图3(b)所示，将半导体层20的表面以及多个半导体层30的表面在氧化气氛下加热。由此，形成与半导体层20以及多个半导体层30相接的氧化物层60，并且碳原子26从半导体层20的表面朝向半导体层21的方向扩散。
[0040]这里，本实施方式中，在区域27没有设置