层与其他层将由一个或多个相对薄的氧化物层分隔。然而，本领域的技术人员应该了解的是，一般期望的是，利用尽可能少的层来达到期望的结果、以减少生产器件必需的工艺步骤，并且由此，提出一种更简单和更可靠的制造工艺。此外，利用尽可能少的层还导致更高的产率，因为较少层的化学计量组成和尺寸的控制更简单。
[0085]参考图9的流程图，现在将对形成或制造根据一个实施方案的包括分离多层电荷俘获区的存储器件的方法进行描述。
[0086]参考图9，方法开始于在衬底表面上的含硅层上方形成隧道介电层(900)。如上所述，在一个实施方案中，隧道介电层包括二氧化硅(S12),并且是由等离子体氧化工艺、原位蒸汽生成(ISSG)、或自由基氧化工艺形成或沉积，其中在自由基氧化工艺中，氢气(H2)和氧气(O2)被引入到工艺室中以在衬底的表面形成自由基来消耗衬底的一部分，在没有热解4和O2的点燃事件的情况下，形成隧道介电层。
[0087]然后，在隧道介电层的表面上形成第一氘化层(902)。第一氘化层可以在使用包括诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS (SiH2Cl2)、四氯化硅(SiCl4)或双叔丁基氨基硅烷(BTBAS)的硅源；诸如氧气(O2)或N2O的氧源；以及如氘代氨(ND3)的含氘氮源的处理气体的低压CVD工艺中形成或沉积。
[0088]接着，多层电荷俘获区的第一氮化物层或含氮化物层形成在第一氘化层的表面上(904)。在一个实施方案中，第一氮化物层在使用诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS (SiH2Cl2)、四氯化硅(SiCl4)或双叔丁基氨基硅烷(BTBAS)的硅源；诸如氮气(N2)、氨气(NH3)、三氧化氮(NO3)或氧化亚氮(N2O)的氮源；以及诸如氧气(O2)或N2O的含氧气体的低压CVD工艺中被形成或沉积。例如，第一氮化物层可以通过在沉积室内放置衬底并引入包括N20、NHjP DSC的处理气体被沉积在第一氘化层上，同时保持室处于大约5毫托(mT)到大约500毫托的压力，并且保持衬底处于大于700摄氏度到大约850摄氏度的温度，并且在某些实施方案中，从大约2.5分钟到20分钟的时间段内，衬底所处的温度是至少约760摄氏度。特别地，处理气体可以包括以约8:1到约1:8的比混合的N2O和順3的第一气体混合物和以约1:7到约7:1的比混合的DCS和NH3的第二气体混合物，并且可以以每分钟大约5-200标准立方厘米(sccm)的流速被引入。已经发现在这些条件下产生或沉积的氮氧化物层能得到富硅、富氧的第一氮化物层。
[0089]然后，抗隧穿层在第一氮化物层的表面上形成或沉积(906)。如同隧穿氧化物层一样，抗隧穿层可以通过包括等离子体氧化工艺、原位蒸汽生成(ISSG)或自由基氧化工艺的任何方法形成或沉积。在一个实施方案中，自由基氧化工艺涉及将氢气(H2)和氧气(O2)流入批处理室或熔炉以通过氧化消耗第一氮化物层的一部分来实现抗隧穿层的增长。
[0090]然后，多层电荷俘获区域的第二氮化物层在抗隧穿层的表面上形成(908)。第二氮化物层可以通过在使用包括N20、NH#P DCS的处理气体的CVD工艺中，在从大约5毫托-大约500毫托的室压力下，在从大约700摄氏度到大约850摄氏度的衬底温度下，并且在某些实施方案中至少约760摄氏度，持续从大约2.5分钟到大约20分钟的时间段，被沉积在抗隧穿层上方。特别地，处理气体可以包括以从大约8:1到大约1:8的比混合的N2O和順3的第一气体混合物和以从大约1:7到大约7:1的比混合的DCS和NH3的第二气体混合物，并且可以以大约5到大约20sCCm的流速被引入。已发现在这些条件下产生或沉积的氮氧化物层能得到富硅、富氮且贫氧的第二氮化物层。
[0091]在一些实施方案中，第二氮化物层可以在使用包括以从大约7:1到1:7的比混合的BTBAS和氨气(NH3)以还包括为增加其中的陷阱数量所选择的碳浓度的处理气体的CVD工艺中被沉积在抗隧穿层上方。第二氧氮化物层中的碳的选定浓度可以包括从大约5%到大约15%的碳浓度。
[0092]可选地，其中多层电荷俘获区包括制造存储器件的第二氘化层的方法，可以还包括在第二氮化物层上形成第二氘化层(910)。同第一氘化层一样，第二氘化层可以在使用包括诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS (SiH2Cl2)、四氯化硅(SiC14)、或双叔丁基氨基硅烷(BTBAS)的硅源和诸如氧气(O2)或N2O的氧源，以及如氘代氨(ND3)的含氘的氮源的处理气体的低压CVD工艺中形成或沉积。
[0093]下一步，顶部或阻挡介电层在多层电荷俘获区的第二氮化物层的表面或第二氘化层的表面上形成(912)。如上所述，阻挡介电层可以包括任何合适的介电材料，该介电材料包括高k电介质、二氧化硅、氧氮化硅、氮化硅或其组合。在一个实施方案中，阻挡介电层包括使用CVD工艺热生长或沉积的相对厚的S1jl。通常，工艺涉及在沉积室内将衬底暴露于诸如硅烷、氯硅烷或二氯硅烷的硅源和诸如02或N2O的含氧气体，沉积室处于从大于50毫托到大约1000毫托的压力，持续从大约10分钟到大约120分钟的时段，同时保持衬底处于从大约650摄氏度到大约850摄氏度的温度。可选择地，同隧穿氧化物层一样，阻挡介电层可以由包括等离子体氧化、原位蒸汽生成(ISSG)或自由基氧化工艺的任何适合方法形成或沉积。
[0094]最后，栅极层被形成在阻挡介电层的表面上(914)。在一个实施方案中，栅极层由CVD工艺形成并且由掺杂多晶硅构成。在另一个实施方案中，栅极层由物理气相沉积形成并且由含金属材料构成，该含金属材料可以包括但不限于金属氮化物、金属碳化物、金属硅化物、給、错、钦、组、销、了、钮、钼、钻和镇。
[0095]在另一个方面，本公开内容还涉及包括覆盖形成在衬底的表面上或衬底表面上方的沟道区的两个或多于两个侧面的电荷俘获区域的多栅极或多栅极表面存储器件，以及制造多栅极或多栅极表面存储器件的方法。多栅极器件包括平面器件和非平面器件。平面多栅极器件(未示出)一般包括双栅极平面器件，在该双栅极平面器件中，多个第一层被沉积以形成随后所形成的沟道区下面的第一栅极，并且多个第二层在第一栅极上被沉积以形成第二栅极。非平面多栅极器件一般包括水平或垂直沟道区，该水平或垂直沟道区在衬底表面上或在衬底表面上方形成，并且被栅极三面或多于三面包围。
[0096]图1OA示出了包括电荷俘获区域的非平面多栅极存储器件的一个实施方案。参考图10A，存储器件1000，通常被称为鳍状FET，包括沟道区1002，该沟道区1002由半导体材料的薄膜或薄层构成，其覆盖衬底1006上的表面1004，并连接存储器件的源极1008和漏极1010。沟道区1002由形成器件的栅极1012的鳍状物(fin)三面包围。栅极1012的厚度(从源极到漏极的方向测量)决定器件的有效沟道长度。
[0097]根据本公开内容，图1OA中的非平面多栅极存储器件1000可包括带有一个或多个氘化层的分离电荷俘获区域。图1OB是图1OA中包括衬底1006的一部分、沟道区1002的一部分、栅叠层1012的一部分的说明多层电荷俘获区1014的非平面存储器件的一部分的横截面视图。栅极1012还包括覆盖凸起的沟道区1002的隧道介电层1016、阻挡介电层1018、和覆盖阻挡层的栅极层1020以形成存储器件1000的控制栅极。同上面所描述的实施方案一样，在一些实施方案中，栅极层1020可以包括金属或掺杂多晶娃。沟道区1002和栅极1012可以在衬底1006上直接形成，或在诸如在衬底上或衬底上方形成的埋嵌的氧化物层的隔离层或介电层1022上形成。
[0098]参考图10B，在一个实施方案中，多层电荷俘获区1014包括覆盖隧道介电层1016的至少一个第一氘化层1024、覆盖第一氘化层1024的第一氮化物层1026和在第一氮化物层1026上或第一氮化物层1026上方布置的第二氮化物层1028。通常，第二氮化物层1028包括富硅、贫氧氮化物层，并且包括分布在多个电荷俘获层的大部分电荷陷阱，而第一氮化物层1026包括富氧氮化物或氧氮化硅，并且相对于顶部电荷俘获层是富氧的以减少其中的电荷陷阱数。由于富氧是指其中氧的浓度在第一氮化物层1026中是从约15%至约40%，反之，氧的浓度在顶部电荷俘获层1026中是小于约5%。
[0099]在一些实施方案中，如所示出的多层电荷俘获区1014还包括分隔第二氮化物层1028和第一氮化物层1026的至少一个薄的中间氧化物层或抗隧穿层1030。如上所述，抗隧穿层1030显著减少了编程期间积累在第二氮化物层1028边界处的电子电荷隧穿到第一氮化物层1026的概率。
[0100]同上述实施方案一样，第一氮化物层1026和第二氮化物层1028中的任一层或两层都可以包括氮化硅或氧氮化硅，并且可以通过如包括具有被调整为提供富硅和富氧氧氮化物层的比和流速的DCS/NHjP N20/冊3的气体混合物的CVD工艺形成。然后，多层电荷俘获区的第二氮化物层在中间氧化物层上形成。第二氮化物层1028具有的氧、氮、和/或硅的化学计量组成不同于第一氮化物层1026的氧、氮、和/或硅的化学计量组成，并且也可以通过如包括具有被调整为提供富硅和贫氧的第二氮化物层1028的比和流速的DCS/NH#P队0/册13的气体混合物的CVD工艺形成。
[0101]在包括含有氧化物的抗隧穿层1030的那些实施方案中，抗隧穿层可以通过使用自由基氧化来将第一氮化物层1026氧化至所选择的深度来形成。例如，通过在1000-1100摄氏度的温度使用单晶片工具或在800-900摄氏度使用批处理反应器(batch reactor)工具执行自由基氧化。可以针对批处理工艺在300-500托的压力下使用4和02的混合物、或在使用单汽相工具时在10-15托的压力下使用HjP O 2的混合物、在使用单晶片工具时使用4和O2的混合物持续1-2分钟的一段时间、或在使用批处理工艺时使用HjP 02的混合物持续30分钟到I小时。
[0102]如所示出的，在一些实施方案中，多层电荷俘获区1014还包括覆盖第二氮化物层1028并且分隔第二氮化物层和阻挡介电层1018的第二氘化层1032。同上面所描述的实施方案一样，第二氘化层1032含有的氘浓度低于第一氘化层1024中的氘浓度。
[0103]在图1lA和IlB所示的另一个实施方案中，存储器件可以包括纳米线沟道，该纳米线沟道由覆盖衬底上的表面的半导体材料薄膜形成，并连接存储器件的源极和漏极。纳米线沟道的意思是在晶体硅材料的薄带中形成的导电沟道区，具有约10纳米(nm)或小于10纳米，并且更优选小于约6纳米的最大横截面尺寸。可选地，沟道区可以被形成为具有相对于沟道区长轴的〈100〉表面晶向。
[0104]参考图11A，存储器件1100包括水平纳米线沟道区1102，该纳米线沟道区1102由衬底1106的表面上或覆盖衬底1106的表面的半导体材料薄膜或薄层形成，且连接存