压可在断开状态下被应用于场板250。在断开状态下，场板耗尽 来自漂移区的电荷载流子，以使得提高晶体管200的击穿电压特性。与没有场板的装置相 比，在包括场板的半导体装置中，可增加漂移区的掺杂浓度而不降低击穿电压特性。由于漂 移区的更高的掺杂浓度，进一步减小接通电阻Rdsm，导致提高的装置特性。
[0027] 图1B和1C显示I和I'之间的图1A中图解的半导体装置的剖视图的例子。I和 I'之间的方向对应于第一方向。如图中所示，源极区域201沿主体100的深度方向（S卩，相 对于第一主表面110垂直）从第一主表面110延伸。沟道区域220和漂移区260被沿着第 一方向设置在源极区域201和漏极区域205之间，第一方向平行于第一主表面110。
[0028] 漏极区域205同样地沿主体的深度方向从第一主表面110延伸。漏极区域205可 由形成漏电极206的导电层实施。可选地，漏极区域205可包括第一导电型的掺杂区域。如 虚线所指示，在描述的附图的平面之前和之后的平面中，栅极沟槽212被设置为与沟道区 域220相邻。以对应方式，场板沟槽252可被设置为与漂移区260相邻。栅极沟槽212和 场板沟槽252沿主体的深度方向从第一主表面110延伸。因此，沟道区域220具有第一脊 的形状。由于场板沟槽252的存在，漂移区260也具有第二脊的形状。
[0029] 图1B和1C的半导体装置还包括前侧金属化270,前侧金属化270通过前侧电介质 265来与第一主表面110绝缘。该半导体装置还包括背侧金属化275,背侧金属化275通过 背侧电介质280来与第二主表面120绝缘。
[0030] 图1B还显示主体接触区域225,主体接触区域225被设置在主体区域220下方并 且被设置在漂移区260的一部分下方。主体接触部分225经接触部分226将沟道区域连接 到源极接触以避免寄生双极晶体管，寄生双极晶体管原本能够形成在这个部分。可选地，主 体接触部分225可在漂移区260下方延伸，以使得在晶体管的断开状态下，漂移区260可被 更容易地耗尽。
[0031] 如图1B中进一步所示，源极区域201和源电极202可经导电插头208和源极接触 267连接到前侧金属化720。另外，包含漏电极206的漏极区域205可经导电插头207和与 第二主表面120相邻的漏极接触277连接到背侧金属化275,第二主表面120与第一主表面 110相对。
[0032] 根据图1C的实施例，源极区域201和源电极202可经导电插头208和与第二主表 面相邻的源极接触267连接到背侧金属化275。包含漏电极206的漏极区域205可经导电 插头207和与半导体主体的第一主表面110相邻的漏极接触277与前侧金属270连接。
[0033] 因此，图1A至1C中图解的半导体装置实施这样的半导体装置：该半导体装置包 括形成在具有第一主表面110的半导体主体100中的晶体管200。该晶体管包括源极区域 201、漏极区域206、沟道区域220、漂移区260、连接到源极区域的源极接触267、连接到漏极 区域206的漏极接触277和位于沟道区域220的栅电极210。沟道区域220和漂移区260 被沿着第一方向设置在源极区域201和漏极区域206之间。第一方向平行于第一主表面 110,并且沟道区域220具有沿着第一方向延伸的脊的形状。源极接触和漏极接触之一与第 一主表面110相邻，源极接触267和漏极接触277中的另一个与第二主表面120相邻，第二 主表面120与第一主表面110相对。
[0034] 该半导体装置实施准垂直功率晶体管，在该准垂直功率晶体管中，通过应用于栅 电极的电压来控制的电流沿横向方向（即，平行于半导体主体的第一主表面）流动。另外， 源极接触和漏极接触之一被设置在第一主表面，并且源极接触和漏极接触中的另一个被设 置在第二主表面。因此，所获得的电流沿垂直方向流动。
[0035] 图1D和1E图解在图1A中的II和II'以及III和III'之间获得的基底或主体的 剖视图。II和II'之间以及III和III'之间的方向垂直于第一方向。如图1D中所示，沟 道区域220具有脊的形状，该脊具有宽度屯和深度或高度ti。例如，该脊可具有顶侧220a 和两个侧壁220b。侧壁220b可相对于第一主表面110垂直地延伸或按照超过75°的角度 延伸。栅电极210可被设置为与该脊的至少两侧相邻。
[0036] 此外，在III和III'之间的剖视图中，漂移区260也可具有第二脊的形状，第二脊 具有宽度(12和深度或高度t2。例如，第二脊可具有顶侧260a和两个侧壁260b。侧壁260b 可相对于第一主表面110垂直地延伸或按照超过75°的角度延伸。场板260可被设置为与 顶侧260a相邻或与该脊的至少两侧相邻。
[0037] 在沟道区域下方并且可选地在漂移区下方，可设置深主体接触部分225,如以上所 解释。
[0038] 根据实施例，沟道区域220的宽度屯是七< 2*ld，其中ld表示形成在栅极介电 层211和沟道区域220之间的界面的耗尽区的长度。例如，耗尽区的宽度可被确定为：
其中es表示半导体材料的介电常数（对于娃，11.9xe^ ^ = 8. 85x1(T14F/cm)，k表示波尔兹曼常数（1.38066x10_23J/K)，T表示温度，In表示自然对数，NA表示半导体 主体的杂质浓度，叫表示本征载流子浓度（在27°C，对于硅，1.45x101(lcnT3)，并且q表示 元电荷（1. 6x10_19C)。
[0039] 通常，假设：在晶体管中，在与阈值电压对应的栅极电压的耗尽区的长度对应于耗 尽区的最大宽度。例如，沿着半导体主体1〇〇的第一主表面110,第一沟槽的宽度可以是大 约 20 至 130nm，例如 40 至 120nm。
[0040] 此外，长度与宽度之比可满足下面的关系Si/di> 2.0,其中Si表示沿着第一方向 测量的脊的长度，也如图1A中所图解。根据另外的实施例，^/屯> 2. 5。如图1D和1E中 所示，沟道区域220的宽度屯可不同于漂移区260的宽度d2。根据另一实施例，漂移区260 可包括平坦表面，该平坦表面不被图案化以形成脊，如图1D中所示。
[0041] 根据宽度屯< 2 ? ^的实施例，晶体管200是所谓的"全耗尽"晶体管，在全耗尽 晶体管中，当栅电极被设置为接通电势时，沟道区域220被全耗尽。在这种晶体管中，能够 实现最佳子阈值电压，并且可有效地抑制短沟道效应，导致提高的装置特性。
[0042] 另一方面，在包括场板的晶体管中，希望使用具有宽度(12的漂移区260,宽度(1 2比 宽度屯大得多。由于漂移区d2的较大宽度，漂移区的电阻尺如^并且因此晶体管的电阻 Rdson可进一步减小，导致进一步提高的装置特性。为了提高沟道区域中的半导体装置的特 性并且进一步提高漂移区中的装置特性，实施栅电极和场板的图案化以提供第一和第二脊 的不同宽度。
[0043] 如参照图1B和1C进一步所讨论，源极和漏极区域201、205沿主体的深度方向延 伸。因此，通过合适地设置源极和漏极区域201、205的深度，可根据要求设置晶体管的电气 性质。由于特殊的另外的特征，即栅电极210和场板250与沟道区域220和漂移区260相 邻地沿深度方向延伸，可通过沿着沟道区域220的全部深度^的栅电极来控制形成在沟道 区域220中的沟道的电导率。以对应方式，场板250影响沿着第二脊的深度t2的漂移区的 行为。因此，源极区域和漏极区域的深度确定晶体管的有效宽度。通过设置源极和漏极区 域的深度，可确定该装置的宽度并且因此确定该装置的特性。例如，源极和漏极区域的深度 可大于1ym。
[0044] 图2A、2B和2C图解根据实施例的集成电路的例子。根据这些实施例，集成电路 可包括多个如以上所定义的半导体装置。例如，图2A图解包括第一晶体管3001和第二晶 体管3002的集成电路。第一和第二晶体管300U3002中的每一个基本上包括图1中图解 的部件。晶体管300U3002包括源极区域301、漏极区域305、沟道区域320和漂移区360。 具有如图1中所讨论的特殊结构的栅电极310被设置在沟道区域320。该晶体管还可包括 场板350,场板350可被设置在漂移区360。栅电极310通过栅极电介质311来与沟道区域 320绝缘，并且场板350通过场介电层351来与漂移区360绝缘。源极区域301经源电极 302耦合到第一导电插头308。漏极区域305可被实施为形成漏电极306的导电层。可选 地，漏极区域305可包括第一导电型的掺杂区域。
[0045] 如图2A中所图解，第一晶体管3001可包括第一源极接触3671，第一源极接触 3671与半导体主体100的第二主表面120相邻。另外，第一晶体管3001包括第一漏极接 触3771，第一漏极接触3771被设置在第一主表面110。第一源极接触3671连接到第一晶 体管3001的源极区域301，并且第一漏极接触连接到第一晶体管3001的漏极区域305。
[0046] 第二晶体管3002包括基本上与第一晶体管3001相同的部件，从而省略其详细描 述。第二晶体管3002被形成在与第一晶体管3001相同的半导体主体100中。第二晶体管 3002通过隔离结构390来与第一晶体管3001绝缘。例如，隔离结构390可包括绝缘材料并 且可选地包括导电填料391，导电填料391与相邻半导体材料绝缘。例如，可通过在半导体 主体中形成沟槽并且在这个沟槽中形成各绝缘和导电材料来形成隔离结构390。例如，定义 隔离结构390的沟槽可被与定义场板沟槽352或栅电极沟槽312的沟槽同时形成。
[0047] 第二源极接触3672以电气方式连接到第二晶体管3002的源极区域302。例如，第 二源极接触3672可被设置在半导体主体100的第一主表面110。另外，第二漏极接触3772 连接到第二晶体管3002的漏极区域305。第二漏极接触3772可被设置在半导体主体100的 第二主表面120。图2A中示出的集成电路还包括前侧介电材料365和前侧金属化。例如， 前侧金属化可包括前侧漏极金属化3701和前侧源极金属化3702。另外，该集成电路可包 括背侧金属化375,背侧金属化375与第一晶体管3001的源极区域301和第二晶体管3002 的漏极区域306连接。背侧金属化375可通过背侧介电层380来与半导体主体100的第二 主表面绝缘。
[0048] 例如，前侧金属化层3701可与VS( "电源电压"）电势连接。另外，前侧金属化层 3702可与地电压连接。另外，背侧金属化375可与相端子连接。例如，双极负载（诸如，电 机